Die Grenzen von CMOS erweitern

Nachdem grundlegend neue Ansätze wie Nanodrähte oder Nanotubes vor 2015 nicht zu erwarten sind, konzentriert sich die internationale Forschungsgemeinde darauf, CMOS auszureizen. Das Ziel: immer schnellere Transistoren und kleinere Geometrien

Nachdem grundlegend neue Ansätze wie Nanodrähte oder Nanotubes vor 2015 nicht zu erwarten sind, konzentriert sich die internationale Forschungsgemeinde darauf, CMOS auszureizen. Das Ziel: immer schnellere Transistoren und kleinere Geometrien

Toshiba, IBM und AMD haben die kleinste derzeit existierende SRAM-Zelle mit einer Fläche von nur noch 0,128 μm² vorgestellt. Es handelt sich nicht um planaren Transistoren, sondern um lamellenförmige Feldeffekttransistoren (FinFETs), die Ende der 90er Jahre an der Universität Berkeley entwickelt wurden und deren Ladungsträgerkanal beidseitig von den Gate-Elektroden umschlossen ist (Bild 1).

Der Vorteil gegenüber planaren Transistoren ist, dass die Gate-Elektroden besser auf den Ladungsträgerkanal einwirken können und der Transistor somit schneller schalten kann. Dadurch verringern sich auch die Leckströme, was besonders bei zukünftigen, kleineren Strukturgrößen immer wichtiger wird. Die Zelle, die mit einem High-k/ Metall-Gate-Material (HKMG) entwickelt wurde, kann dazu beitragen, kleinere und schnellere Prozessoren herzustellen, die weniger Leistung aufnehmen.

Um auf planaren Transistoren basierende SRAM-Zellen weiter verkleinern zu können, müssen immer höhere Dotierungen eingebracht werden, die sich negativ auf die SRAM-Stabilität auswirken. Je geringer die Strukturgrößen, desto dramatischer die Auswirkungen, spätestens bei 22 nm wird es kritisch. Die Verwendung von Fin-FETs mit undotierten Siliziumkanälen verhindert das Auftreten von Abweichungen und damit Instabilitäten. Um die nun präsentierte Zellgröße erreichen zu können, wurden die Prozesse speziell in Hinblick auf die Beschichtung und die Entfernung der Materialien (einschließlich HKMG) von vertikalen Oberflächen der nichtplanaren FinFET-Struktur optimiert.

In Simulationen von SRAM-Zellen mit einer Fläche von 0,063 μm², die einer 22-nm-Prozessgeometrie entspricht, bestätigten die Ergebnisse, dass die FinFET-SRAM-Zelle aller Voraussicht nach einen beträchtlichen Vorteil für den stabilen Betrieb bietet, wenn man sie mit einer planaren FETSRAM-Zelle dieser Generation vergleicht.

Zum Vergleich: Auf der IEDM 2002 stellte IBM eine FinFET-SRAM-Zelle vor, die 5 μm² groß war. Sollten sich die SRAM-Zellen als zuverlässig genug erweisen, könnten in Zukunft auch einmal Mikroprozessoren auf FinFET-Basis gefertigt werden.