Design-Kit für 65-nm-HF-Technologien

Mentor-Graphics und Taiwan-Semiconductor-Manufacturing-Company (TSMC) geben die Verfügbarkeit eines 65-nm-HF-Prozess-Design-Kits (PDK) bekannt.

Das Design-Kit kombiniert die 65-nm-Mixed-Signal- und HF-Prozesstechnologien von TSMC mit Mentors kundenspezifischer IC-Design-Plattform ICstudio. Beim Mixed-Signal- und HF-Prozess von TSMC ist der 9-Layer-Metallprozess, mit Kernspannungen von 1,2 V sowie Ein- und Ausgabespannungen von 1,8, 2,5 und 3,3 V vollständig logikkompatibel zu Kupferverbindungen und Dielektrizitäten mit niedrigem k-Wert.

Das PDK deckt sowohl Mixed-Mode- als auch logische Sub-Prozesse ab. Komponenten wie High-Q-Induktivitäten, MiM- und Metall-Fringe-Kondensatoren, Deep-N-Well-Isolation und mehrere Vt-Komponenten werden von dem Design-Kit unterstützt. Im Lieferumfang des 65-nm-HF-Design-Kits ist ein HF-Flow-Tutorial enthalten. Das Tutorial führt durch das HF-Schaltungsdesign, von der Schaltplanerfassung über die HF-Simulation und das Layout bis hin zur Post-Layout-Simulation.

Dies erfolgt auf Basis des neuen 65-nm-HF-PDK, das auf der ICstudio-Plattform mit dem HF-Simulator Eldo und den Werkzeugen der Calibre-Familie läuft. Das Tutorial schließt den Flow zwischen analogen Design-Werkzeugen, den Foundry-Prozess-Informationen und der Design-Methodik mit ein.

Das Prozess-Design-Kit von Mentor, das von TSMCs Website herunter geladen werden kann, enthält alle grundlegenden Komponenten, die erforderlich sind, um ein fertigungsbezogenes Design-Projekt mit Mentors IC-Flow zu beginnen. Es umfasst Schaltplan-Symbole für Design-Architect-IC mit dementsprechenden Netlist-Control-Files sowie parametrisierten Device-Generatoren für automatisiertes und Correct-by-Construction-Layout von Komponenten mit IC-Station. Zudem enthält es von TSMC gelieferte Calibre-Regeldateien und Eldo-Spice-Modelle.