Analog-/Mixed-Signal-ICs Beschaltung von schnellen ­Datenwandlern (Teil 2)

Der zweite und letzte Teil dieses Artikels beschäftigt sich mit digitalen Anschlüssen des A/D-Wandlers sowie der Spannungsversorgung. Hierbei ist es natürlich wichtig, wo der gemeinsame Masse-Punkt liegt.

Schnelle Datenwandler werden immer häufiger benötigt, da ihre Einsatzbereiche sehr stark wachsen. Diese Art von Wandlern ist u.a. in den Bereichen drahtlose Datenübertragung, kabelgebundene Kommunikation oder in Testsystemen wie z.B. Spektrumanalysatoren zu finden. Betrachtet man schnelle Datenwandler (mit schnell sind hier Wandler mit Wandelraten von grösser 20 Millionen Wandlungen pro Sekunden gemeint), so gibt es hauptsächlich folgende Bereiche zu betrachten:

  • Analoger Eingang
  • Referenz-Eingang
  • Spannungsversorgung
  • Takteingang
  • Datenschnittstelle

Im ersten Teil ging es um die analogen Eingänge sowie die Anpassung der Signalquelle an den Eingang des A/D-Wandlers. In diesem Teil werden wir die digitalen Anschlüsse betrachten sowie die Spannungsversorgung.

Der bestmögliche Signal-Rausch-Abstand (SNR) eines idealen 14-bit-Wandlers beträgt gemäß der folgenden Formel rund 86 dB:

SNRbits=(6,02 · N + 1,76) dB = (6,02 · 14 + 1,76) dB = 86,04 dB.

Bild 1 zeigt den Einfluss des Jitter auf die Auflösung eines Wandlers. Betrachtet man den Einfluss des Jitter, so ergibt sich folgende Formel:

S N R equals 20 log subscript 10 left parenthesis fraction numerator 1 over denominator 2 straight pi times straight f subscript in times straight t subscript jrms end fraction right parenthesis

Der Jitter setzt sich zusammen aus dem Jitter des Wandlers, des Signals und der Takterzeugung. Den Wert für den Jitter des Wandlers findet man im Datenblatt. Um mit konkreten Werten rechnen zu können, betrachten wir den Testaufbau in Bild 2.

In unserem Beispiel hat der 14-bit-Wandler einen Jitter von 160 fs. Als Signalquelle ist eines der folgenden Geräte geeignet: Rohde & Schwarz SMA/SMHU/SMG/SMGU, Agilent 8644 Signal Generator, Wenzel Quarz-Oszillator oder Valpey Fisher Quarz-Oszillator, gefolgt von je einem Tiefpass-Filter und einem Bandpass-Filter. Diese Auswahl erzeugt im Single-Tone-Modus ein Sinussignal mit einem extrem niedrigen Phasenrauschen. Da dieser Wert auf den Eingangsbereich des A/D-Wandlers optimiert wird, ist der Einfluss des Phasenrauschens vernachlässigbar. Um den maximalen SNR von 69,1 dB(FS) bei 305,1 MHz analogem Eingangssignal (Bild 3) zu erreichen, darf der maximale Jitter gemäß folgender Formel 183 fs betragen:
t subscript j i t t e r end subscript equals fraction numerator 1 over denominator 2 πf subscript in times 10 to the power of begin display style SNR over 20 end style end exponent end fraction

Das bedeutet für die Takterzeugung einen Wert von maximal
t subscript j i t t e r space c l o c k end subscript equals square root of left parenthesis 183 f s right parenthesis squared minus left parenthesis 160 f s right parenthesis squared end root equals 88 comma 83 f s

Bei diesem sehr geringen Jitter von nur 89 fs ist die Wahl der richtigen Struktur im Taktgenerator sehr wichtig. Aus diesem Grund sind massebezogene Strukturen wie z.B. CMOS nicht die geeignete Wahl. Die besten Ergebnisse zeigen Strukturen wie LVPECL (Low voltage positive emitter coupled logic), die durch ihren Aufbau keine großen Laständerungen im Signalpfad erzeugen (Tabelle 1).

Ein neuer Baustein, der diese Applikationen unterstützt, ist der AD9525, ein „Low Jitter Clock Generator with Eight LVPECL Outputs“. Der Einsatz ist nicht nur für Anwendungen mit einem sehr geringen Jitter gedacht, auch die neue Hochgeschwindigkeits-Schnittstelle JESD204 wird unterstützt. Der Jitter liegt bei einer Ausgangsfrequenz von 245,76 MHz bei einem Wert von weniger als 83 fs (RMS), was für unsere Anwendung ausreichend ist, um die maximale SNR des A/D-Wandlers zu erreichen.