Auswahl der richtigen MOSFETs für einen Synchron-Abwärts-Schaltregler mit geringem Tastverhältnis Auf den MOSFET kommt es an

Der synchrone Abwärtswandler hat sich bei der Versorgung moderner ICs mit niederen Spannungen zur Topologie der Wahl entwickelt. Der Synchronbetrieb unter Verwendung von zwei MOSFETs vermeidet die mit einem Standard-Abwärtswandler verbundenen Verluste in der Freilaufdiode. Gleichzeitig ermöglichen die derzeitigen MOSFET-Preise ein kostengünstiges Design. Jedoch müssen Entwickler sorgfältig auf die unterschiedlichen Leistungsanforderungen der beiden MOSFETs achten. Das gilt insbesondere bei geringen CPU-Core-Spannungen, wenn der Buck-Schaltregler mit einem niedrigen Tastverhältnis arbeitet.

Auswahl der richtigen MOSFETs für einen Synchron-Abwärts-Schaltregler mit geringem Tastverhältnis

Der synchrone Abwärtswandler hat sich bei der Versorgung moderner ICs mit niederen Spannungen zur Topologie der Wahl entwickelt. Der Synchronbetrieb unter Verwendung von zwei MOSFETs vermeidet die mit einem Standard-Abwärtswandler verbundenen Verluste in der Freilaufdiode. Gleichzeitig ermöglichen die derzeitigen MOSFET-Preise ein kostengünstiges Design. Jedoch müssen Entwickler sorgfältig auf die unterschiedlichen Leistungsanforderungen der beiden MOSFETs achten. Das gilt insbesondere bei geringen CPU-Core-Spannungen, wenn der Buck-Schaltregler mit einem niedrigen Tastverhältnis arbeitet.

Der synchrone Abwärtswandler hat sich bei der Versorgung moderner ICs mit niederen Spannungen zur Topologie der Wahl entwickelt. Der Synchronbetrieb unter Verwendung von zwei MOSFETs vermeidet die mit einem Standard-Abwärtswandler verbundenen Verluste in der Freilaufdiode. Gleichzeitig ermöglichen die derzeitigen MOSFET-Preise ein kostengünstiges Design. Jedoch müssen Entwickler sorgfältig auf die unterschiedlichen Leistungsanforderungen der beiden MOSFETs achten. Das gilt insbesondere bei geringen CPU-Core-Spannungen, wenn der Buck-Schaltregler mit einem niedrigen Tastverhältnis arbeitet.

Die Analyse des Betriebsverhaltens eines synchronen Abwärtsreglers (Buck-Schaltregler) über einen vollständigen Schaltzyklus hinweg zeigt die unterschiedlichen Betriebsbedingungen auf, denen jeder MOSFET unterliegt (Bild 1). Bei eingeschaltetem Steuer-FET Q1 sperrt der Sync-FET Q2, und der Spulenstrom steigt an (Bild 2). Am Ende eines jeden Arbeitszyklusses schaltet Q1 ab, und Q2 bleibt zur Vermeidung von Brückenkurzschlüssen ebenfalls noch eine kurze Zeit im Sperrbetrieb. Das Steuer-IC des Reglers bestimmt die Länge dieser Sperrdauer, die auch als Totzeit bezeichnet wird und ungefähr 40 ns dauern kann.

Während der Totzeit fließt Spulenstrom durch die Substratdiode von Q2, und die Drain-Spannung des Sync-FETs fällt auf ungefähr –0,7 V ab. Nach Ablauf der Totzeit schaltet sich Q2 ein, wobei praktisch keine Drain-Source-Spannung vorhanden ist. Als Ergebnis dieser Soft-Einschaltbedingung bei Nullspannung unterliegt der Sync-FET keinem Einschaltverlust. Nachdem Q2 eingeschaltet ist, fällt der Spulenstrom ab, und Q1 bleibt für den Rest des Zyklusses abgeschaltet. Ehe der nächste Zyklus beginnt, schaltet Q2 für eine kurze Totzeit ab, in deren Verlauf erneut Strom durch seine Substratdiode fließt. Da beim Abschalten von Q2 keinerlei Drain-Source-Spannung vorhanden ist, entsteht kein Abschaltverlust in Q2. Nach Ablauf der Totzeit von 40 ns schaltet Q1 ein, und der Vorgang wiederholt sich.

Beim Betrieb mit zum Beispiel 12 V am Eingang und 1,2 V am Ausgang liegt das Tastverhältnis (die Zeit, in der der Steuer-FET leitet) bei ungefähr 10 %. Umgekehrt liegt die Einschaltdauer des Sync-FET bei ungefähr 90 %. Diese Betriebsbedingungen stellen äußerst unterschiedliche Anforderungen an die Eigenschaften der Bausteine. Grob gesagt sollte der Steuer-FET durch geringe Schaltverluste gekennzeichnet sein, während der Sync-FET ein niedriges RDS(on) aufweisen sollte, um die Leitungsverluste zu minimieren. Allerdings kristallisieren sich bei einer ausführlicheren Untersuchung der Wirkungsweise eines synchronen Buck-Schaltreglers noch weitere wünschenswerte Eigenschaften heraus. Gleichzeitig haben auch Design-Erwägungen einschließlich der Gehäusetechnik (Packaging) und des Layouts eine tiefgreifende Auswirkung auf die Gesamtleistung sowie den Gesamtwirkungsgrad, und es macht sich bezahlt, sie bei der Auswahl der optimalen Steuer- und Sync-FETs zu berücksichtigen.