Assertionsbasierte Verifikation: Für und Wider

Sowohl die Werkzeuge als auch die Methoden für die Entwicklung integrierter Schaltkreise haben Zeiten evolutionärer, aber auch revolutionärer Weiterentwicklung durchlaufen. Verifikationstools und die dazugehörigen Methoden müssen in der Lage sein, ein Modelll des Designs, häufig noch dazu auf unterschiedlichen Abstraktionsebenen, zu »simulieren«. Die assertionsbasierte Verifikation ermöglicht erfreulicherweise einen revolutionären Wechsel der Methode und reduziert die immer größer werdende Last, indem sie die Verifikationsumgebung um die Aspekte Beobachtbarkeit (Überprüfung der Ergebnisse) und Test (Entwicklung des Tests) erweitert.

Sowohl die Werkzeuge als auch die Methoden für die Entwicklung integrierter Schaltkreise haben Zeiten evolutionärer, aber auch revolutionärer Weiterentwicklung durchlaufen. Verifikationstools und die dazugehörigen Methoden müssen in der Lage sein, ein Modelll des Designs, häufig noch dazu auf unterschiedlichen Abstraktionsebenen, zu »simulieren«. Die assertionsbasierte Verifikation ermöglicht erfreulicherweise einen revolutionären Wechsel der Methode und reduziert die immer größer werdende Last, indem sie die Verifikationsumgebung um die Aspekte Beobachtbarkeit (Überprüfung der Ergebnisse) und Test (Entwicklung des Tests) erweitert.

Beispiel für einen hierarchischen Block

sequence e_1;

@ (posedge clock) (bus_mode == `INCA) &&

PC_load;

endsequence

property e_INC;

@ (posedge clock) e_1 | - > e_r;

endproperty

CF_COVER: cover property (add overflow);

INCPC: assert property (e_INC);