65-nm-Technologie-Kooperation von 14 Partnern

Ein Konsortium mit 14 Partnern aus Universitäten, Industrie und Forschung in sieben europäischen Ländern hat mit »CLEAN« jetzt ein Projekt gestartet, das Designmethoden entwickeln soll, um Leckströme in CMOS-Designs unter 65 nm zu kontrollieren.

Das CLEAN-Projekt (Controlling Leakage power in NanoCMOS SoCs) wird von der EU mit 4,5 Mio. Euro aus dem Nanoelektronik-Schwerpunkt des 6. Forschungsrahmenprogramms (IST FP6) gefördert. Hauptziele von CLEAN sind die Entwicklungen neuer Vorhersagemodelle, Entwurfsmethoden und Techniken zur Kontrolle der Leckströme als prototypische EDA-Werkzeuge, die die Teile der Designarbeit abnehmen, die für komplexe Systeme heute noch undenkbar sind - z.B. Designaufgaben zur Energiereduktion und zur durchgängigen Implementierung von Leckstrom-Kontrolltechniken.

CLEAN wird von STMicroelectronics geleitet und gemeinsam mit dem Informatikinstitut OFFIS, Oldenburg koordiniert. »Das Projekt wird signifikant dazu beitragen die technologischen Nachteile unterhalb 65 nm zu überwinden, insbesondere die Prozessschwankungen, die Zuverlässigkeit und die Leckströme«, so Projektkoordinator Roberto Zafalon, R&D Programm Manager Advanced System Technology bei STMicroelectronics.