28-nm-Low-Power-Plattformtechnologie

Die weltweit größte Foundry TSMC hat eine 28-nm-Low-Power-Technologie entwickelt, mit der die Verwendung von Siliziumoxinitrid/Poly mit Dual/Triple-Gate-Oxid-Prozessen (SNO) auch mit Strukturgrößen kleiner als 32 nm möglich wird.

Die SiON/Poly-Technologie stellt aus der Sicht von TSMC eine kosteneffektive Möglichkeit für die Realisierung von leistungsfähigen Low-Power-Halbleitern dar. Laut TSMC zeichnet sich der 28-nm-Prozess durch eine hohe Dichte, durch 6-T-SRAM-Zellen mit niedrigem Vcc_min, Transistoren mit geringen Leckströmen, bewährte konventionelle analog/HF/Electrical-Fuse-Komponenten sowie Low-k-Verbindungsstrukturen aus Kupfer mit Low-RC-Eigenschaften aus.

Die Zellengröße eines 6-T-SRAMs ist mit 0,127 µm² spezifiziert. Die neue Technologie ermöglicht gegenüber einem 45-nm-Prozess eine 40-prozentige Geschwindigkeitssteigerung oder eine Senkung der aktiven Leistungsaufnahme im Bereich von 30 bis 50 Prozent. TSMC will bereits Anfang 2010 den 28-nm-Prozess als Full-Node-Technologie anbieten.