16-Bit-ADC-Winzling

Mit dem neuen Baustein DAC5682Z stellt Texas Instruments (TI) erstmals einen 16-Bit-Digital-Analog-Wandler vor, dessen zwei LVDS-Eingänge maximal 1 Gigasamples/s aufnehmen und in analoge Signale mit maximal 400 MHz Bandbreite konvertieren.

Der Baustein steckt in einem 64-poligen QFN-Gehäuse, das nur 9 mm x 9 mm misst und gegenüber bisherigen Lösungen bis 70 Prozent Platzersparnis ermöglicht. Mit dem DAC5682Z sind diverse Konfigurationen möglich, die mehrere Senderarchitekturen unterstützen wie direkte Aufwärtswandlung, reale oder komplexe ZF sowie verschiedene Luftschnittstellen wie WCDMA, TD-SCDMA, WiMAX und LTE. Die Nachbarkanaldämpfung in derartigen Wellenlängenmultiplexen muss möglichst gering sein: Bei einer Ausgangssignalfrequenz von 160 MHz spezifiziert TI für eine Einzelträger-WCDMA-Anwendung einen ACPR-Wert von 73 dB bzw. für eine Vierträgeranwendung von 67 dB.

Weitere Merkmale sind: wählbarer Tief-, Hoch- oder Umgehungsfiltermodus (bypass), Zwei- bzw. Vierfachinterpolation oder Umgehung, optionale +/-Fs/4- oder +/-Fs/8-Grobmischung, optionale PLL-Taktvervielfachung (2x bis 32x) und ein FIFO-Puffer für 8 Eingangssamples.

Zur Entwicklungsuntersützung steht ein Satz Evaluierungsmodule zur Verfügung: der DAC5682ZEVM für Basisbandausgänge und der TSW3082 für HF-Ausgänge. Hinzu kommt der bereits bestehende digitale Mustergenerator TSW3100, mit dessen Hilfe sich Lösungen wie digitale Vorverzerrung für Leistungsstufen, verbesserte Auflösung für Radarbilder, Abdeckung einer größeren Bandbreite mit einer Hardwarelösung und somit auch mehrere Standards für Software Defined Radio etc. implementieren lassen.

Zum Aufbau der weiteren Signalkette enthält das TI-Portfolio eine Reihe von DSPs, Opamps, Taktbausteinen (u.a. für PLL/VCO, Synchronisation und Jitterreduzierung) und Quadraturmodulatoren. Als Preis für den bereits lieferbaren Baustein gibt TI für 1000er Abnahme 31,95 Dollar an.