14-bit-D/A-Wandler mit Loop-Clock-gesteuerter LVDS-Datenschnittstelle

Der schnelle 14-bit-D/A-Umsetzer MB86065 von Fujitsu mit seiner Loop-Clock-gesteuerten LVDS-Datenschnittstelle hat mit von einem Xilinx-Virtex-5- FPGA generierten Daten erfolgreich eine Abtastrate von 1,3 GS/s erreicht.

Der Test wurde mit kundenspezifischen Standard-Entwicklungsplattformen von Fujitsu und Xilinx durchgeführt und wird in einem von Fujitsu erhältlichen Anwendungsbericht ausführlich beschrieben. Wie diese hohe Abtastrate bei der 14-bit-DAC-Technologie verdeutlicht, kann Fujitsu mit Direct-IF-Architekturen noch höhere Frequenzen unterstützen, beispielsweise auch 520 MHz.

Gleichzeitig wird eine ausreichende Dynamik gewährleistet, so dass die gängigen ACLR-Systemanforderungen (Adjacent Channel Leakage Power Ratio) beim Design von Funk-Basisstationen erfüllt werden. Dabei wird eine höhere Leistung als von vergleichbaren 16-bit-Wandlern erreicht.

Wie beim Dual-DAC MB86064 enthält auch der neue Baustein ein Waveform-Memory-Modul, das die anfängliche Bauteil-Evaluierung erleichtert und durch ein kundenspezifisches Entwicklungskit mit PC-Steuersoftware unterstützt wird. Zu den möglichen Einsatzbereichen gehört neben Funkinfrastruktur-Anwendungen auch die Synthese von Breitbandsignalen – beispielsweise UWB.