Experimentierplatine für PCI-Express

Evaluation-Boards sind für das Testen von neu entwickelten Schaltungen an PCI-Express-Bussen unersetzlich. Über Tochterkarten stehen sie auch für anwenderspezifische Hardware bereit, und bei Betrieb über einen PCI-Express-Bus-Extender sind Anstecken und Abziehen bei laufendem Rechner kein Problem mehr.

Evaluation-Boards sind für das Testen von neu entwickelten Schaltungen an PCI-Express-Bussen unersetzlich. Über Tochterkarten stehen sie auch für anwenderspezifische Hardware bereit, und bei Betrieb über einen PCI-Express-Bus-Extender sind Anstecken und Abziehen bei laufendem Rechner kein Problem mehr.

Ein Hilfsmittel zur Entwicklung von Zusatzkarten für PCs und andere mit PCI-Express-Bussen ausgestattete Rechnersysteme bietet die HK Meßsysteme GmbH (www.pci-tools.de) mit dem Evaluation-Board PCIe-Base-LAB. Neu entwickelte Schaltungen lassen sich damit am PCI-Express-Bus schnell testen.

Die Hardware ist funktionell in fünf Teile gegliedert: den PCI-Express-Endpoint-Controller PEX8311, ein serielles EEPROM, das Programmable Logic Device (PLD) ispXPLD5768, eine ISP-Schnittstelle (In-System Programmable) und einen Pin Header Block als Anschluss für eine Aufsteckkarte.

Mit dem PEX8311-Contoller von PLX Technology (www.plxtech.com) wurde eine PCI-Express-Schnittstelle mit x1-Link für das PCIe-BaseLAB realisiert, über das sich ein lokales Rechner- oder Mikrocontroller-System ankoppeln lässt. Zwei DMA-Kanäle sorgen für High-Speed-Datentransfer. Ausgestattet ist der PEX8311 mit einem generischen 32-bit-Daten- bzw. -Adress-Bus auf lokaler Seite. Um den PEX8311 für Anwendungen des PCIe-BaseLAB zu initialisieren, arbeitet das Evaluation-Board mit einem seriellen EEPROM mit 2 Kbyte, das die Konfigurationsdaten enthält. Eine freiprogrammierbare Logik steht dem Entwickler mit dem ispXPLD5768 von Lattice Semiconductor (www.latticesemi.com) zur Verfügung.

Der Baustein umfasst 768 Makro-Zellen, 384 Kbit RAM und 106 frei konfigurierbare I/O-Pins. Die Ein- und Ausgänge stehen als Pfosten-Steckerleisten zur Verfügung und unterstützen Schnittstellen-Standards wie CMOS, LVCMOS, LVDS, TTL, HSTL oder SSTL. Getaktet wird der ispXPLD5768 mit einer maximalen Systemfrequenz von 250 MHz. Die ISP-Schnittstelle sorgt für das Herunterladen von PLD-Firmware ohne spezielles Programmiergerät. Der Pin Header Block umfasst die zweireihigen Pfosten-Steckverbinder an den äußeren Kanten der PCIe-BaseLAB-Karte. Auf diese kann eine Tochterkarte aufgesteckt und verschraubt werden. Die Pins werden auf das Tochter-Board übertragen und stehen dort z.B. zum Anschluss spezifischer Hardware bereit.