Der Unterschied zwischen Signalintegrität und EMV beim Leiterplattenentwurf Kriterien für schnelle Boards

Die schnellen Schaltflanken moderner Logikbausteine können selbst für Schaltungen mit niedrigen Taktfrequenzen einen Hochgeschwindigkeits-Leiterplattenentwurf erfordern. Doch worauf ist bei solchen Leiterplatten-Designs zu achten und was steckt hinter den oft benutzten Begriffen Signalintegrität, Power-Integrität und EMV.

Der Unterschied zwischen Signalintegrität und EMV beim Leiterplattenentwurf

Die schnellen Schaltflanken moderner Logikbausteine können selbst für Schaltungen mit niedrigen Taktfrequenzen einen Hochgeschwindigkeits-Leiterplattenentwurf erfordern. Doch worauf ist bei solchen Leiterplatten-Designs zu achten und was steckt hinter den oft benutzten Begriffen Signalintegrität, Power-Integrität und EMV.

Was ist Signalintegrität (SI)?

Unter Signalintegrität ist die Qualität des zu übertragenden digitalen Signals vom Treiber (Sender) zur Last (Empfänger) zu verstehen. Bei Hochgeschwindigkeits-Leiterplatten dürfen zur Vorhersage der Signalqualität die parasitären Effekte einer Kupferleitung auf der Leiterplatte nicht mehr vernachlässigt werden, wie es bei niedrigen Frequenzen möglich ist. Das elektrische Ersatzschaltbild für die Impedanz einer Leiterbahn (Bild 1) enthält deshalb neben dem ohmschen Widerstand (R) und dem Leitwert (G) auch eine Induktivität (L) und die Kapazität (C). Bei der Bezugslage für die Kapazität und den Leitwert handelt es sich um die nächstgelegene Versorgungsspannungs- oder Masse-Lage.

Um die Signalqualität von schnellen Signalen vorherzusagen, kann eine Simulations-Software wie z.B. Allegro PCB SI von Cadence [1] verwendet werden (Bild 2). Die Impedanz einer Leiterbahn ist von deren Geometrie abhängig und verändert sich in Kurven, bei Lagenwechseln oder bei Durchkontaktierungen. Die Simulations-Software teilt die Leiterbahn in verschiedene homogene Abschnitte und errechnet die Impedanz der Leiterbahn mit einem Field-Solver, einem Programm zur numerischen Feldberechnung. Die Ersatzschaltbilder der Teilstücke werden zu einem komplexen Spice-Simulationsmodell zusammengefügt. So lassen sich präzise die Einflüsse der Leiterbahn auf den Signalverlauf vorhersagen.

Um die Einflüsse der Übertragungsleitung auf das Signal zu kompensieren, muss sie elektrisch richtig abgeschlossen sein. Dies kann über geeignete Abschlusswiderstände wie z.B. Serienterminierung, Pull-up- und Pull-down-Widerstände vorgenommen werden. Wenn der IC-Hersteller in seinem Datenblatt keine Terminierungsart empfiehlt, dann muss der Entwickler selbst entscheiden, welche sich am besten eignet.

Das Verhalten des Treibers (Anstiegskurve) wird in der Regel über ein IBIS- (Input/Output Buffer Information Specification), DML- (Device Modeling Language) oder HSpice-Modell beschrieben. Damit kann in einer Simulation exakt das Verhalten des Signals auf der Leitung vorhergesagt werden. Bei schnellen seriellen Übertragungen lässt sich mit Hilfe der Öffnung von Augendiagrammen auch das zeitliche Verhalten wie z.B. der Jitter vorhersagen.