Opto-High-speed-Netze 40 Gbit/s: mehr Reichweite mit weniger Kosten und Aufwand

Der neue SoC-Baustein von PMC Sierra nennt sich POLO 40 G, er bringt dank Kohärenz-Übertragung mit 40 Gbit/s bessere Leistungsdaten bei geringeren Kosten.
Der neue SoC-Baustein von PMC Sierra nennt sich POLO 40 G, er bringt dank Kohärenz-Übertragung mit 40 Gbit/s bessere Leistungsdaten bei geringeren Kosten.

Von PMC-Sierra, einem Halbleiter-Hersteller für Datenübertragungs-Infrastruktur-Systeme, ist jetzt ein SoC erhältlich, der den Aufbau von kohärent arbeitenden, optischen Lichtleiter-Netzen mit deutlich weniger Aufwand bei erhöhter Reichweite und geringerer Stromaufnahme erlaubt.

Bei kohärenter Übertragung wird bei gleichen Frequenzen in jeweils ein- und derselben Polarisationsebene gearbeitet, was positive Effekte bezüglich Übertragungssicherheit und Reichweite mit sich bringt. Doch bislang konnten kohärente opto-Datenübertragungen lediglich bei etwa 10 Gbit/s betriebssicher kommerziell realisiert werden.

Der neue SoC-Chip von PMC Sierra nennt sich POLO 40 G, und er schafft nun in Kohärenz-Betriebsart eine Übertragungsrate von 40 Gbit/s, was nach Angaben des Unternehmens im Vergleich zu ähnlichen Halbleiter-Realisierungen anderer Unternehmen ein Reichweiten-plus von 25 % auf Kurz-, Mittel-und Langstrecken-Übertragungen mit sich bringen soll.

Das SoC ist ein kohärenter Single Chip-CMOS DP-(D)-QPSK-Sender und -Empfänger, der komplette Kompensationsfunktionen für chromatische Dispersion (CD), Polarisationsmodendispersion (PMD), nachrangige PMD (SOP) und Polarization Tracking bietet.

Erreicht wird dieses Funktionsvielfalt und das Leistungsniveau durch eine spezielle digitale Signalverarbeitung, schnelle A/D-Wandler, ein optimiertes OTN-Framing und eine ausgefeilte Vorwärts-Fehlerkorrektur (FEC), die optische Fehler in der Übertragungsstrecke digital ausgleicht und so die optische Signalstärke effektiv um mehr als zwei dB bei der bereits erwähnten Reichweiten-Steigerung erhöht.

Im Vergleich zu Nicht-kohärenten Übertragungsstrecken wird bei gleichen technischen Daten die Stromaufnahme der beteiligten Komponenten nach Angaben des Herstellers sogar um 50 % gesenkt. Insgesamt werden durch die Reichweitensteigerung und die Signalstärken-Verbesserungauch die Investitionskosten durch die neue Chip-Architektur deutlich herabgesetzt, weil weniger Hardware-Komponenten benötigt werden.

Das Bauelement wird in 40-nm-CMOS-Technologie gefertigt und ist in ein 480-poliges 23 mm x 23 mm FCBGA-Gehäuse eingebaut. Ein umfassendes Supportpaket, einschließlich Treibern, Datenblättern, Anwendungshinweisen und Entwicklungsdokumenten wird angeboten.

Für praktische Anwendungen soll das Bauelement allerdings erst zu einem späteren Zeitpunkt in diesem Jahr zur Verfügung stehen.