Interview mit An Steegen vom Imec Wann ist Schluss mit Moore's Law?

Halbleiterforschungsaktivitäten am Imec
Halbleiterforschungsaktivitäten am Imec

Schon seit Jahren wird über das Ende von Moores Gesetz orakelt. Die Elektronik wollte von Dr. An Steegen, Leiterin der Halbleiterforschungsaktivitäten am Imec, wissen, was es damit auf sich hat und wo es künftig hingeht.

Seit seiner Gründung 1984 befasst sich das Imec (Interuniversity Microelectronics Centre) auf dem Campus der Katholischen Universität Leuven mit Mikroelektronik und ist über die Jahre zum weltweit technologisch führenden Forschungszentrum der Halbleitertechnik aufgestiegen. Ob der Umstieg auf 200-mm- oder 300-mm-Wafer, das Imec war dabei und erweiterte stets seine Reinräume. Einer der wenigen EUV-Scanner weltweit steht dort und auch bei der Evaluierung von 450-mm-Wafern war man von Anfang an dabei. Wenn man also in Europa eine Instanz sucht, die die Zukunft der Halbleiterindustrie in ihrer vollen Breite überblickt, dann ist man beim Imec und Dr. An Steegen, Leiterin der Halbleiterforschungsaktivitäten, sicherlich nicht an der falschen Adresse.

Elektronik: Im letzten Jahr veröffentlichten wir eine Serie über Moore’s Law von Wissenschaftlern des Imec. Prof. Dr. Groeseneken prognostizierte darin eine Verlangsamung der Miniaturisierung von Transistorstrukturen. Wo sehen Sie die Grenzen der Skalierung?

An Steegen: Wir haben versucht, die Skalierung immer und immer wieder neu zu erfinden. Derzeit haben wir das Problem, dass die Immersions-Lithografie-Scanner bezüglich der Skalierung der Dimensionen an ihre Grenzen stoßen. Wir brauchen eine Reihe komplexer Multi-Patterning-Verfahren, die die Skalierung erschweren. Wir forcieren EUV, um die Skalierung fortsetzen zu können. Das war Punkt eins. Punkt zwei ist der Transistor selbst. Selbst wenn ich skalieren kann, stellt sich die Frage, ob der Transistor die erforderlichen Anforderungen an Leistung und Leistungsaufnahme erfüllen kann.

Bei der Skalierung sinkt auch die Betriebsspannung, um die Leistungsaufnahme zu drücken, aber wir brauchen einen Anstieg der Performance um 20 % und gleichzeitig eine entsprechende Abnahme der Leistungsaufnahme. Kann das der Transistor? Wenn wir uns die Historie anschauen, von planaren Transistoren zu welchen mit High-K und FinFETs, dann waren das alles Wendepunkte, die die Transistorskalierung weiter ermöglichten. Und heute sind wir bei der Generation von FinFETs, einem sehr leistungsfähigen Transistor übrigens, wo wir den nächsten Knoten noch beherrschen können. Aber wir suchen bereits nach dem nächsten Wendepunkt. Welches Device lässt sich weiter skalieren, in Performance, Leistungsaufnahme und Dimensionen?

Vielversprechend erscheinen uns derzeit Nanowires, die uns die Skalierung von Gate-Längen und damit Transistoren wiedereröffnen und deren elektrostatisches Verhalten sich gut kontrollieren lässt.

Elektronik: Konzepte wie Tunnel-FETs oder Spin-basierte Transistorstrukturen scheinen ebenfalls vielversprechend für die Nachfolge von CMOS. Welche Konzepte halten Sie für realistisch?

An Steegen: Jedes dieser Devices muss man separat betrachten. Wir nennen sie Specialty Devices. Spin Devices beispielsweise sitzen im Back End, d.h. man kann sie oben auf CMOS integrieren. Sie sind additive Devices. Sie können Spin Wave mit Majority Gating realisieren. Dies verändert fundamental, wie man Logikblöcke realisiert, wenn man von ladungsbasierten zu Spin-basierten Transistoren geht. Ja, Spin-basierte Devices sind vielversprechend, aber noch nicht bereit. Vorteilhaft ist, dass man kritische Funktionsblöcke Spin-basiert auf konventionelles CMOS integrieren kann, sodass ich nicht meine ganze CPU ersetzen muss durch Spin-basierte Devices. Damit habe ich einen einfachen Einstiegspunkt. Heute lassen sich Spin-basierte Devices als energiesparende Schalter einsetzen. Sie sind langsam, aber dafür sehr genügsam. Vielleicht finden wir dafür eine sinnvolle Anwendung, wo diese Eigenschaften eine Rolle spielen und wir damit anfangen können, Spin-basierte Devices zunehmend auf CMOS zu integrieren.

Für Tunnel-FETs gilt das Gleiche: sie sind sehr gute Schalter. Wir haben Größenordnungen zwischen ein- und ausgeschaltetem Zustand zur Unterscheidung. Allerdings ist es noch ein Problem, wie wir den Treiberstrom hinbekommen. Tunnel-FETs sind auch energiesparende Devices, aber sie bieten derzeit keinen zufriedenstellenden Treiberstrom, der mit gegenwärtigen FinFETs mithalten oder sie darin schlagen könnte.

Bilder: 3

Zukunftstrends in der Halbleitertechnik

Das Spektrum der Forschung in der Halbleitertechnik reicht von EUV-Lithographie über Nanowires bis hin zu Computing in Memory.