ISSCC 2013 Texas Instruments arbeitet an neuem Low-Power-Mikrocontroller

Fragt man bei TI nach Low-Power-Mikrocontrollern wie etwa für Energy-Harvesting-Anwendungen, gibt es nur eine Antwort: MSP430, eine 16-bit-MCU mit proprietärer TI-Mikroarchitektur. Auf der ISSCC 2013 präsentierte TI einen Chip, der dank einer echten Innovation im Energiesparmodus Null Leckstrom aufweist – und statt MSP430 erstmals einen ARM-Cortex-M0 nutzt.

Offenbar hat es bei TI in Dallas Tradition, neue Technologien zunächst auf der ISSCC vorzustellen, bevor es entsprechende Produkte gibt. So wurde im Februar 2011 ebenfalls auf der ISSCC die erste MCU mit FRAM präsentiert, bevor im Mai 2011 die offizielle Produktankündigung für die neue MSP430-Baustein-Familie mit FRAM kam.

Der heute präsentierte Chip mit ARMs Cortex-M0 (Bild) ist bereits in Silizium implementiert. Er beinhaltet 8 KB SRAM, 64 KB FRAM, 10 KB ROM und die üblichen „verdächtigen“ seriellen Schnittstellen wie SPI und UART, wie man sie auch auf anderen Low-Power-MCUs vorfindet.

Gefertigt wird er in TIs 0,13-µm-FRAM-Prozess. Bei 1,5 V Versorgungsspannung wird er im aktiven Modus mit 8 MHz getaktet und nimmt dabei 75 µA/MHz bzw. 170 µA/MHz bei Codeausführung aus dem SRAM bzw. FRAM auf – besonders letzter Wert unterbietet die Leistungsaufnahmen diverser heute erhältlicher Energiespar-Controller auf ARM-Basis. Vermutlich hat man statt des noch etwas energieeffizienteren Cortex-M0+ auf den „einfachen“ M0 gesetzt, da man diesen ohnehin schon lizensiert hat – z.B. für OMAP5-Chips, wo er den beiden Cortex-A15-Cores in einer Dual-Core-Ausführung als „Hilfsknecht“ für I/O-Kommunikation und andere Aufgaben zur Seite steht.  

Das Interessante und Innovative an TIs neuem Chips sind jedoch 10 sogenannte, auf FeCap-basierenden Bitzellen aufgebaute, nichtflüchtige Logik-Arrays mit 2537 Flip-Flops, die von einem zentralen NVL-Controller gesteuert werden und den Systemstatus im Sleep-Modus erhalten. Der Overhead dieser Logik (die Siliziumfläche beträgt 0,16 mm2) bezogen auf den Core (4,4 mm2) alleine beträgt 3,63 %, bezogen auf die gesamte Siliziumfläche des Chips inklusive Analog-Peripherie und I/Os natürlich erheblich weniger.

Für ein Backup des Systemstatus wird der NVL-Controller auf 125 MHz hochgetaktet, um die Zeit zu minimieren: Nach nur 320 ns und einer Energiemenge von 4,72 nJ ist die Sicherung abgeschlossen, die Wiederherstellung (ebenfalls bei 125 MHz) dauert 384 ns und kostet 1,34 nJ. Dies sind pro Bit 2,2 pJ beim Sichern und 0,66 pJ beim Restore. Insbesondere die kurzen Zeiten verdienen Beachtung, bislang vorgestellte Lösungen brauchten zum Backup 7 bzw. 10 µs.

Mit dieser Technologie kann der Chip im Sleep-Modus komplett von der Spannung getrennt werden, was logischerweise zu einem Leckstrom von Null führt. Bei Energy-Harvesting-Anwendungen gibt es zudem die Möglichkeit, dass zu einem Zeitpunkt x gar keine Energie zugeführt werden kann. In diesen Fällen muss der Controller, wenn wieder Energie verfügbar ist, neu booten mit der Gefahr, dass alleine die Boot-Sequenz sämtliche „geerntete“ Energie auffrisst (tausende CPU-Taktzyklen benötigen oft hunderte nJ Energie, dazu kommen noch ungesunde Stromspitzen). Auch die energiehungrige Synchronisation mit dem HF-Teil entfällt, da die Anwendung nach dem Restore einfach weiterläuft.

Im Vergleich dazu werden im Statuserhaltungs-Modus (State-Retention), wie man ihn heute auf vielen MCUs findet, 280 nW bei 85°C (1740 nW bei 125 °C) aufgenommen. Man kann sich daher ausrechnen, nach welcher Zeitdauer im Sleep-Modus sich die neue NVL-Technologie rechnet: Bei 85 °C nach 21,5 ms und bei 125 °C schon nach 3,45 ms.

Natürlich stellt sich die Frage, wie aufwendig die Integration der NVL-Logik in ein bestehendes Design ist. Laut TI werden die NVL-Arrays und der Controller einfach nach der Synthese in die Netzliste eingefügt, ohne Einfluß auf Produktions-RTL und bestehende Verifikations-Abläufe zu haben.

Abschließend stellt sich wie schon 2011 nur noch die Frage, wann es erste kommerzielle Produkte mit der neuen Technologie geben wird – eine erste Low-Power-Mikrocontroller-Familie mit ARM-Core aus dem Hause TI.