Neue MPUs von Texas Instruments Sitara- und Integra-Chips kommen mit ARMs Cortex-A8

Zwei neue MPU-Familien von TI beinhalten jeweils einen mit 1,5 GHz getakteten Cortex-A8-Core von ARM. Die Sitara-Chips zielen auf Single-Board-Computing, Netzwerke und Automatisierung. Die Integra genannte Familie, die zusätzlich einen 1,5-GHz-DSP enthält, auf Anwendungen für maschinelles Sehen, Testen und Messen sowie für Nachverfolgung und bildgebende Medizinapplikationen.

Die neuen Sitara-MPUs heissen AM3892 und AM3894. Beide unterscheiden sich nur durch einen 3D-Grafikbeschleuniger des Typs SGX530, der nur auf dem AM3894 vorhanden ist und dort mit bis zu 333 MHz getaktet wird. Der Cortex-A8-Core konnte dank Verwendung eines 40nm-HP-Prozesses mit 1,5 GHz getaktet werden, designt wurde er von ARM ursprünglich für einen 65-nm-Prozess und maximal 1,1 GHz. Dank 2,0 DMIPS/MHz kommt der Sitara auf eine nominelle Integer-Rechenleistung von 3000 DMIPS. Auf dem Chip befinden sich für den Cortex-A8 64 Kbyte L1-Cache (jeweils 32 Kbyte für Daten und Befehle) und 256 Kbyte L2-Cache, dazu 48 Kbyte ROM und 64 Kbyte RAM.

Als externer Speicher werden DDR2 (bis 800 MHz), DDR3 (bis 1600 MHz), NAND, NOR, Flash, SRAM und Pseudo-SRAM unterstützt, zusätzlich zu den zwei jeweils 32 bit breiten Schnittstellen gibt es intern einen 64 bit breiten DMA-Transfer.

An Peripherie mangelt es den Sitara-MPUs nicht, u.a. finden sich Gbit-Ethernet (10/100/1000), USB, 7 32-bit-Timer (zuzüglich einem 32-bit-Watchdog-Timer) und HDMI-Ausgang für Displays bis zu einer Auflösung von 1920 × 1280 Bildpunkten (Bild 1). Damit kann TI eine Vielzahl von von Anwendungen adressieren – Einplatinencomputer, Gateways, Router, Server, industrielle Automatisierung, Mensch-Maschine-Schnittstellen (HMIs) sowie Datenterminals von Servicepunkten.  Zudem lassen sich mehrere Anwendungen gleichzeitig unter verschiedenen Betriebssystemen wie Linux, Windows Embedded und Android ausführen.

TI bietet ein kostenloses Standard-Softwarepaket an: Entwicklungssoftware mit dem für die Entwicklung erforderlichen Beispielcode, Betriebssysteme, Treiber für Peripheriegeräte, Konnektivitätskomponenten und Bildschirm, grafische Anwendungsstartfunktion für den Touchscreen, Grafik-Entwicklungs-Kit, Beispielgrafiken und Starter-Code.

Die zu den Sitaras pinkompatiblen Integra-Chips unterscheiden sich im Wesentlichen durch einen zusätzlichen DSP des Typs C674x (Bild 2), der ebenso wie der Cortex-A8 mit 1,5 GHz getaktet wird und auf 1000 MMACS/s kommt. Der TMS320C6A8168 enthält einen 3D-Grafikbeschleuniger des Typs SGX530, der dem TMS320C6A8167 abgeht. Der DSP bekommt ebenso wie der Cortex-A8 einen L1-Cache (64 Kbyte) und L2-Cache (256 Kbyte) spendiert. Die peripherieausstattung entspricht mit wenigen Unterschieden der der Sitara-MPUs. Die Integras verfügen über eine On-Chip-Display-Engine, die die gleichzeitige Ausgabe zweier unterschiedlicher Content-Streams für zwei hochauflösende Bildschirme ermöglicht. Diese Fähigkeit spielt eine wichtige Rolle bei Anwendungen wie High-End-Systemen für maschinelles Sehen. Bei diesen Systemen wird auf einem ersten Bildschirm eine Touchscreen-Tastatur angezeigt, der zweite zeigt die Maschinenleistung und die Ergebnisse der Bildanalyse.

TI liefert mit dem Software-Paket auch ein DSP-API mit. Mithilfe des TI-Softwaretools C6EZRun für die Codeportierung kann man ARM-Code auf einem DSP ausführen, ohne den ARM-Anwendungscode ändern zu müssen, indem einfach das API ausgetauscht wird. Das Tool bietet eine Bibliothek mit Hunderten von DSP-optimierten Signalverarbeitungsalgorithmen mit ARM-APIs.

Da der verwendete 40-nm-HP-Prozess mit vergleichsweise hohen Leckströmen behaftet ist, wurde die Leistungaufnahme der Integra-Chips mit 5-7 W spezifiziert, für die Sitara-MPUs gibt TI 0,5 bis 1 W weniger an.