SPEAr von ST Microelectronics Neue Mikroprozessor-Generation zielt auf Connectivity und Embedded-Anwendungen

STMicroelectronics stellt den ersten Embedded-Mikroprozessor vor, der zwei ARM Cortex-A9-Cores mit einer Speicherschnittstelle des Typs DDR3 kombiniert. Der neue SPEAr1310 wird mit der stromsparenden 55 nm-HCMOS-Technologie von ST produziert. Er verbindet eine hohe Rechenleistung und die Möglichkeit zur individuellen Anpassung an verschiedenste Embedded-Anwendungen mit der für System-on-Chip-Bausteine typischen, großen preislichen Wettbewerbsfähigkeit

Der neue Mikroprozessor kombiniert die Low-Power‑ und Multiprozessing-Fähigkeiten des Cortex-A9 mit Network-on-Chip-Technologie (NoC). Die beiden ARM Cortex-A9 Prozessoren unterstützen sowohl den vollsymmetrischen als auch den asymmetrischen Betrieb mit bis zu 600 MHz pro Core (unter industriellen Worst-Case-Bedingungen), was einer Verarbeitungsleistung von 3000 DMIPS entspricht. NoC ist eine flexible Kommunikations-Architektur, die mehrere verschiedene Traffic-Profile ermöglicht und gleichzeitig für einen hohen Datendurchsatz sorgt.

Ausgestattet mit einem integrierten DDR2/DDR3-Speichercontroller und diversen Kommunikationsschnittstellen, unter anderem USB, SATA und PCIe (mit integriertem PHY) sowie einem Giga-Ethernet-MAC, zielt der SPEAr1310  auf Embedded-Control-Anwendungen in dem Markt für Kommunikation, Computerperipherie und Industrieautomation.

Die Cache-Kohärenz mit Hardwarebeschleunigern und I/O-Blöcken verbessert den Durchsatz und vereinfacht die Softwareentwicklung. Der Accelerator Coherency Port (ACP) trägt im Verbund mit den NoC-Routing-Fähigkeiten des Bausteins Forderungen der Applikationen in Bezug auf Hardwarebeschleunigung und I/O-Durchsatz Rechnung. Der mit ECC (Error Correction Coding) realisierte Schutz vor Soft‑ und Hard-Fehlern im DRAM und im L2-Cache bewirkt eine drastische Anhebung des MTBF-Wertes (Mean-Time-Between-Failures, mittlere ausfallfreie Zeit) und sorgt damit für mehr Zuverlässigkeit. Zu den wichtigsten Eigenschaften zählen:

  • 2 Giga/Fast-Ethernet-Ports (für externe GMII/RGMII/MII PHY)
  • 3 Fast-Ethernet-Ports (für externe SMII/RMII PHY)
  • 3 PCIe/SATA Gen2 Anschlüsse (mit eingebautem PHY)
  • 1 32-Bit PCI Expansion Bus (für bis zu 66 MHz)
  • 2 USB 2.0 Host Ports mit integrierten PHYs
  • 1 USB 2.0 OTG Port mit integriertem PHY
  • 2 CAN 2.0 a/b Interfaces
  • 2 TDM/E1 HDLC-Controller mit 256 bzw. 32 Zeitschlitzen je Frame
  • 2 HDLC-Controller für externe RS485 PHYs
  • I2S, UARTs, SPI, I2C
  • HD Display Controller mit Unterstützung für Touchscreen and Overlay-Fenster
  • Memory Card-Schnittstelle
  • Security-Hardwarebeschleuniger
  • Sichere Boot‑ und Verschlüsselungsfunktionen
  • Stromsparfunktionen

Muster des SPEAr1310 sind für Leitkunden ab sofort auf Anfrage für neue Design-ins verfügbar