Geringe Belastung durch Spannungsspitzen Neue 100-V-Leistungs-MOSFET-Technologie

Die Recovery-Charakteristik der Body-Diode  in der Leistungs-MOSFETs-Anwendung eine
Die Ursache für hohe Spannungsspitzen liegt oft im Verhalten der MOSFET-Body-Diode.

Bei der Entwicklung rauscharmer Schaltwandler mit geringen Verlusten kommt den verwendeten Leistungs-MOSFETs eine wichtige Rolle zu. ¬Einen großen Einfluss auf Überschwingverhalten und Spannungs¬belastung hat dabei die Recovery-Charakteristik der Body-Diode.

MOSFET-Leistungsstufen für Schaltwandler oder Motor-Antriebe erzeugen oft relativ große Spannungs- und Stromspitzen. Es ist allgemein bekannt, dass die Oszillationen der Durchlass-Spannung in MOSFETs durch Durchlassstrom-Transienten (di/dt) hervorgerufen werden. Diese entstehen beim Schalten des MOSFETs durch Interaktion mit der ungeklemmten Schleifeninduktivität Lstray. Auch in sorgfältig dimensionierten, verlustarmen MOSFET-Leistungsstufen mit minimierter Schleifeninduktivität und Snubber-Schaltung muss man häufig konstatieren, dass ein Leistungs-MOSFET Vorwärtsspannungsspitzen erzeugt, die den maximalen Nennwert des Datenblatts erreichen oder sogar überschreiten. Doch die Nichtbeachtung der Grenzdaten (Absolute Maximum Rating, AMR) kann zu verminderter Systemeffizienz und Zuverlässigkeit oder sogar zum vollständigen Ausfall der MOSFET-Bausteine führen.

Häufig liegt der Grund für die hohen Spannungsspitzen im Verhalten der MOSFET-Body-Diode. Viele moderne Leistungswandler- oder Inverter-Topologien betreiben den Leistungs-MOSFET entweder als Synchrongleichrichter und nutzen dabei den dritten Quadranten, oder sie nutzen einfach die Body-Diode im nicht-synchronen Modus als Klemm- oder Freilaufdiode. Beide Betriebsarten erfordern ein gewisses Leitvermögen oder sogar eine Erholzeit der Body-Diode, wenn sie in einer induktiven, hart schaltenden Umgebung eingesetzt werden.

Die Sperrverzögerungszeit (Recovery Time, tRR) der Body-Diode, die Abschaltladung QRR, und die „sanfte“ Sperrverzögerung (Reverse Recovery Softness Factor, RRSF) spielen bei der Ermittlung der Spannungsspitzen und dem Ausmaß der Oszillationen eine wichtige Rolle. Eine allgemein beobachtete Erscheinung ist, dass die Recovery-Charakteristik der Diode sich mit den Betriebsbedingungen der Leistungsstufe ändert, insbesondere wenn der Vorwärtsstrom der Diode variiert. Viele moderne Leistungs-MOSFET-Technologien verwenden Body-Dioden mit unzureichender Recovery-Charakteristik, die eine QRR-Variation um den Faktor Zwei oder mehr im nutzbaren Laststrombereich des Leistungswandlers aufweisen. Um zu verstehen, wie die Drain-Source-Spannungsbelastungen variieren, muss das Recovery-Verhalten der Body-Diode bei allen Betriebsbedingungen der Leistungsstufe an Ort und Stelle charakterisiert werden, insbesondere im Hochstrombereich bei voller Last. Dabei ist es oft erforderlich, die Flankensteilheiten beim Schalten des Leistungs-MOSFETs zu verringern oder Snubber-Schaltungen hinzuzufügen, um innerhalb sicherer Spitzenspannungspegel zu verbleiben. Eine häufig auftretende Komplikation ist, dass MOSFET-Technologien mit hohem QRR-Wert und abrupter Erholung der Diode umfangreiche und verlustbehaftete Snubber oder große externe MOSFET-Gate-Widerstände erfordern, um den Schaltvorgang stark zu verlangsamen und sich dafür höhere Schaltverluste des MOSFET einhandeln. Der Snubber muss so dimensioniert werden, dass er die Spannungsspitzen auch bei Worst-Case-Betriebsbedingungen unterdrückt.

Eine bessere Lösung für dieses Problem ist die Entwicklung eines Leistungs-MOSFETs mit niedrigem QRR und Soft Recovery, der über einen breiten Laststrombereich stabil und vorhersagbar agiert. Das ermöglicht die Minimierung der externen Snubber-Schaltungen und minimale externe Gate-Widerstände. Im Folgenden wird eine neue Leistungs-MOSFET-Technologie mit optimierter Diode-Recovery-Charakteristik vorgestellt. Sie ist für den Einsatz in verlustarmen Leistungsstufen für Motorantriebe, und ebenso für die meisten Synchrongleichrichter in Schaltwandlern geeignet.

Sperrverzögerung der Body-Diode

Die Recovery-Charakteristik der Body-Diode eines Leistungs-MOSFET-Bausteins beeinflusst die Spannungsspitzen beim Schaltvorgang und das Ausmaß des Schaltungs- oder EMI-Rauschens. Eine nicht-optimierte Body-Diode tendiert zu einer “snappigen” Recovery-Charakteristik, wobei die Änderungsrate des Diodenstroms während der Sperrverzögerungsphase tB (diR/dt) um Vieles höher ist als die Änderungsrate des Stroms in der tA-Phase (diF/dt).

Bild 1 soll einige Parameter erklären. (Dabei gilt: IF – Vorwärtsstrom der Body-Diode, IRM – Spitzen-Rückwärtsstrom während der Erholung der Diode, dIF/dt – Änderung des Diodenstroms zwischen IF und IRM,dIR/dt – Änderung des Diodenstroms zwischen IRM und 0, RRSF – Reverse Recovery Softness Factor, „sanfte“ Sperrverzögerung diR/dt/diF/dt, tA – Zeit zwischen IF = 0 A und IRM, tB – Zeit zwischen IRM und 0 A, tRR = tA + tB, S – Softness-Faktor tB/tA, QA- Reverse-Recovery-Ladung während tA, QB – Reverse-Recovery-Ladung während tB, QRR – Abschaltladung QA + QB)

Die “snappige” Recovery-Charakteristik der Diode führt zu einer hohen VDS-Belastung an den MOSFET-Anschlüssen.In einigen Fällen ist die VDS-Belastung hoch genug, um den Nennwert des Drain-Source-Durchbruchs des MOSFET zu überschreiten (Avalanche Breakdown). Allerdings sind viele Leistungs-MOSFETs so robust, dass sie gegen einen Lawinendurchbruch geschützt sind. Doch es gibt es zwei Gefahren.

Avalanche-Grenzwerte

Als Erstes gilt, dass der Avalanche-Strom und die Energie die Avalanche-Grenzwerte (Safe Operating Area, SOA) des MOSFET einhalten müssen. Ein typisches MOSFET-Datenblatt enthält meist nur eine SOA-Kurve für einen Einzelimpuls (Unclamped Inductive Switching, UIS) als Definition des sicheren Arbeitsbereichs für Avalanche-Ereignisse, dazu Bild 2.

Die Avalanche-SOA-Kurve eines MOSFET wird durch zwei unterschiedliche Regionen definiert. Region 1 ist ein auf die Energie bezogener Bereich, in dem der SOA-Wert durch die maximale Temperatur der MOSFET-Sperrschicht definiert ist. Region 2 ist ein strombegrenzter Bereich, in dem der Avalanche-Spitzenstrom geklemmt und unabhängig von der Energie des Avalanche-Impulses ist. In dieser Region ist der Ausfallmechanismus oft durch die hohe Stromdichte durch die Basisregion des parasitären bipolaren Transistors des MOSFET bedingt. Dieser Strom kann den Bipolartransistor einschalten und so einen unerwünschten niederohmigen Drain-Source-Pfad bilden, der zu einem katastrophischen Ausfall im MOSFET-Silizium führen kann. Das Hauptproblem hier ist die Schwierigkeit der Bestimmung des Avalanche-Spitzenwerts während eines Recovery-Vorgangs der Diode, falls der MOSFET in einem Leistungswandler eingesetzt wird. Besondere Sorgfalt gilt hier der möglichst genauen Abschätzung der Avalanche-Situation.

Periodische Avalanche-Ereignisse

Die zweite Sorge gilt repetitiven Avalanche-Bedingungen. Periodisch auftretende Avalanche-Ereignisse können den MOSFET allmählich verschlechtern, indem sie Änderungen wichtiger Parameter hervorrufen, etwa der Schwellenspannung VTH, der Durchbruchspannung BVDSS, des Drain-Source-Leckstroms IDSS, oder des Durchlasswiderstandes RDS(ON). Dieser Fall kann sogar eintreten, wenn jeder Avalanche-Einzelimpuls die SOA-Kurve des MOSFETs einhält, wie in Bild 2 gezeigt. Man sollte unbedingt darauf achten, einen Leistungs-MOSFET nicht langfristig im Repetitive-Avalanche-Modus zu betreiben, wenn das Datenblatt dies nicht als sichere Betriebsart spezifiziert.