Alteras High-End-SoCs Intel sei dank: Programmierbare Logik mit 1 GHz takten

Die High-End-SoCs Stratix-10 werden in Intels 14-nm-FinFET-Prozess gefertigt.
Die High-End-SoCs Stratix-10 werden in Intels 14-nm-FinFET-Prozess gefertigt.

Nachdem der FPGA-Hersteller Altera schon vor einiger Zeit seine Fertigungs-Kooperation mit Intel angekündigt hatte, sind jetzt erste Details über die zugehörigen Produkte bekannt geworden. Die Stratix-10-SoCs werden einen Quad-Core-ARM-Cortex-A53, Gleitkomma-DSPs und 1 GHz Taktfrequenz für die Logikzellen bekommen.

Intels 14-nm-Fertigungsprozess mit FinFET-Transistoren wird 2014 hausintern für PC-Prozessoren des Typs Core-i eingesetzt werden. Wenn er einmal stabil läuft, wird Intel darauf auch SoCs für Altera herstellen, wann genau dies sein wird, ließen beide Seiten allerdings offen.

Die mit der schrumpfenden Prozessgeometrie und dem Ersatz der Planartransistoren durch FinFETs einhergehende geringere Schaltgeschwindigkeit zuzüglich Einsparungen bei aktiver Leistungsaufnahme und Leckströmen nutzt Altera bei seinen zukünftigen Produkten mit der Bezeichnung Stratix 10 in Richtung höhere Rechenleistung oder Richtung Energiesparen aus. Der Kunde kann durch entsprechende Konfigurationseinstellungen den für ihn interessanten Betriebspunkt auswählen, es wird also nicht spezifische "Energiespar-Chips" und "High-Performance-Chips" geben, das Silizium ist das gleiche.

Als erstes wurde der Dual-Core-ARM-Cortex-A9-Prozessor durch den neuen 64-bit-Core Cortex-A53 ersetzt, der gleich in einer Quad-Core-Konfiguration implementiert wird. Die Rechenleistung pro Core beträgt mit 2,3 DMIPS/MHz nur geringfügig weniger als die 2,5 DMIPS/MHz des Cortex-A9, durch die Verdoppelung der Core-Anzahl verbunden mit einer zu erwartenden Anhebung der Taktfrequenz (bislang 1,05 GHz, konkrete Angaben für die neuen Chips hat Altera noch nicht bekanntgegeben) und der 64-bit-Architektur soll die Rechenleistung in vielen Anwendungen mehr als versechsfacht werden.

Der Cortex-A53 ist im Vergleich zum Cortex-A9 im selben Prozess 40 % kleiner und nimmt bei gleicher Rechenleistung 4x weniger Leistung auf. Laut ARM ist der Cortex-A53 der kleinste 64-bit-Prozessor überhaupt. Er hat eine 8-stufige In-Order-Pipeline, die der des Cortex-A7 entspricht (Bild). Er unterstützt die Schaltmatrizen ARM CoreLink 400 und die neue CoreLink 500. Verschlüsselungen sollen durch neue Befehle 10x schneller als heute vorgenommen werden.

Der Cortex-A53 baut auf ARMs 64-bit-Architektur ARMv8 auf, die wir hier bereits im Detail vorgestellt haben. Unterstützt werden folgende Anwendungen: 64-bit-Anwendungen auf einem 64-bit-Betriebssystem, 32- und 64-bit Anwendungen die parallel auf einem 64-Bit-OS laufe, sowie 32-bit-Anwendungen auf einem 32-bit-OS.

Die programmierbaren Logikzellen werden erstmals überhaupt in der FPGA-Industrie mit einer Taktfrequenz von 1 GHz getaktet. Im Vergleich zu den heutigen Stratix-FPGAs in 28-nm-Fertigung erwartet Intel eine Verdoppelung der Rechenleistung. Zudem werden die DSP-Blöcke statt mit Festkomma-Arithmetik zukünftig auch mit Gleitkomma-Zahlen rechnen können, insgesamt soll es Derivate mit einer Gleikomma-Verarbeitungsleistung von mehr als 10 TFLOPs geben.

Zu erwähnen ist auch die Möglichkeit, die Chips mit OpenCL zu programmieren, was deutlich mehr Entwicklern Zugang zur FPGA-Entwicklung gibt.

Stratix 10 für High-End-Anwendungen

Zielmärkte für die neuen Altera-SoCs sind folglich High-End-Anwendungen wie Rechenzentren, Netzwerke oder Radar. In Rechenzentren gibt es einen steigenden Bedarf an rechenintensiven Tasks wobei eine geringe Leistungsaufnahme wichtig ist. Mit einem Stratix 10 könnte man z.B. eine schnelle Suche mit Hilfe der Logikzellen und DSP-Blöcken realisieren und damit den Hauptprozessor entlasten. Im Vergleich zu einem Allzweck-Prozessor wie einem Intel Xeon dürfte eine SoC-basierte Lösung deutlich im Hinblick auf Rechenleistung/W überlegen sein. Der Cortex-A53 könnte in diesem Beispiel die Ablaufkontrolle und Load-Balancing durchführen. Neben der Suche würden sicher auch andere Anwendungen wie Data-Mining und Deep-Packet-Inspection auf Bitebene von einem Stratix-10-SoC profitieren.

Altera hat von seiner Foundry TSMC bereits einen Testchip erhalten, die Software-Entwicklungssysteme sollen Anfang 2014 bereitstehen, die Massenproduktion Ende 2014 aufgenommen werden. Marktführer Xilinx, der im Gegensatz zu Altera keinen Zugang zu Intels 14-nm-FinFET-Prozess hat, wird sich zumindest im High-End-Bereich etwas einfallen lassen müssen, um den Stratix-10-Chips Paroli bieten zu können.