Weltneuheit bei Mikrocontrollern Embedded FeRAM statt Flash-Speicher

Texas Instruments hat die Mikrocontroller-Familie MSP430FR57xx vorgestellt, den ersten 16-bit-Mikrocontroller mit embedded FeRAM. Gegenüber Flash-basierten MCUs weist er besonders bei Low-Power-Anwendungen erhebliche Vorteile auf.

Nachdem Texas Instruments im Februar auf der diesjährigen ISSCC-Konferenz in San Francisco in einem vielbeachteten Vortrag einen Mikrocontroller-Prototyp auf Basis des MSP430-Cores vorgestellt hatte, der mit 16 Kbyte embedded FeRAM ausgestattet war und im aktiven Modus nur 82 µA/MHz (bei einem Cache-Hit/Cache-Miss-Verhältnis von 3:1) aufnahm, stelle man nunmehr die zugehörige Produktfamilie vor.

Der MSP430FR57xx wird mit 4, 8 oder 16 Kbyte FeRAM ausgestattet sein, das SRAM, Flash-Speicher und EEPROM ersetzt. Bei FeRAM (oft auch als FRAM bezeichnet) handelt es sich um einen nichtflüchtigen Speichertyp auf  Basis von Kristallen mit ferroelektrischen Eigenschaften, d.h. der Speicher- und Löschvorgang wird durch eine Polarisationsänderung in einer ferroelektrischen Schicht realisiert.

Der prinzipielle Aufbau einer FRAM-Speicherzelle entspricht dem einer DRAM-Zelle, d.h. einem Transistor (FET) und einem Kondensator. Bei den TI-Chips ist der Speicher im 2T2C-Modus, d.h. mit 2 Transistoren und Kondensatoren, ausgeführt. Der Gate-Isolator des FETs wird durch eine dünne ferroelektrische Schicht ersetzt. Der Transistor wird in jedem Fall zur Auswahl der zu beschreibenden Speicherzelle benötigt, da Ferroelektrika keine scharfe Umschaltspannung besitzen, sondern die Umschaltwahrscheinlichkeit mit der Stärke der Spannung und der Dauer des Spannungspulses steigt.

Es gibt verschiedene ferroelektrische Materialien, wie z.B. Blei-Zirkonium-Titanat (PZT), Bariumtitanat (BaTiO3) oder Strontium-Wismut-Tantalat (SBT). Am häufigsten wird das im Perowskit-Typ kristallisierende Bariumtitanat verwendet. Die positiv geladenen Titan-Ionen richten sich zu einer Seite des Kristalls aus, während sich die negativ geladenen Sauerstoff-Ionen zur gegenüberliegenden Seite ausrichten, wodurch sich ein Dipolmoment und damit die permanente Polarisation des gesamten Kristalls ergibt. TI setzt beim MSP430FR allerdings auf PZT.

Ferroelektrische Materialien sind durch ein elektrisches Feld polarisierbar. Ein von außen angelegtes elektrisches Feld beeinflusst die Ausrichtung der molekularen elektrischen Dipole einer FRAM-Speicherzelle. Beim Beschreiben einer Zelle werden die Atome durch das Anlegen des elektrischen Feldes in einen veränderbaren elektrischen Polarisationszustand gebracht. Nach dem Abschalten des elektrischen Feldes bleibt der eingestellte Zustand erhalten.

Auch das Auslesen des Zellenzustands erfolgt durch das Anlegen eines elektrischen Feldes. Wenn ein Polarisationswechsel hervorgerufen wurde, ändert sich die Stärke des Stroms, der durch die Zelle fließt. Da das Leseverfahren wie bei DRAM zerstörend wirkt, also der Zellinhalt gelöscht wird, folgt nach jedem Lesevorgang ein Schreibvorgang. Beschrieben werden Zellen, indem nach Auswahl der gewünschten Speicherzelle über die Wort- und Bitleitungen die Polarisation des Ferroelektrikums durch einen Spannungspuls gesetzt wird.

Gelesen werden die Speicherzellen ebenfalls über Spannungspulse, wobei die Speicherzelle mit einem definierten Zustand beschrieben wird. Je nachdem, ob sich dabei die Polarisationsrichtung umkehrt oder gleich bleibt, ergibt sich ein unterschiedlicher Verschiebungsstrom, der von einem Verstärker in ein entsprechendes Spannungssignal auf der Bitleitung umgesetzt wird.

Welche Vorteile ergeben sich daraus? Gegenüber typischen 16-bit-Flash-basierten MCUs ergibt sich beim Schreiben ein Geschwindigkeitsvorteil von rund Faktor 100, zudem sind über 100 Trillionen (1014) Schreibzyklen möglich (gegenüber 10000 beim Flash-Speicher) und FeRAM kann bitweise und nicht nur blockweise programmiert werden. Programm- und Datenspeicher können somit beliebig partitioniert werden, ein externes EEPROM und batterie-gepuffertes SRAM kann in den Zielanwendungen wie Sensor-Datenlogging entfallen. Da FeRAM wie gesagt bis zu 1014 Schreibzylen ermöglicht, ist es prizipiell auch sehr gut für sicherheitskritische Applikationen geeignet. Die Leistungsaufnahme reduziert sich beim Schreibvorgang gegenüber Flash-Speicher damit um rund Faktor 250 (Faktor 2,5 multipliziert mit Faktor 100 durch die kürzere Dauer des Schreibvorgangs).

Das FeRAM arbeitet mit einer internen Wortbreite von 64 bit für Daten und zusätzlich 8 bit für Fehlererkennung und -korrektur. Ohne Wait-States kann bis 8 MHz gearbeitet werden, durch einen Cache werden freilich in der Praxis höhere Werte erreicht. Dank einer MPU kann der Speicher in konfigurierbare Segmente unterteilt werden, für die jeweils unterschiedliche Rechte zum Lesen, Schreiben und Ausführen von Code vergeben werden können. Die ECC-Einheit kann 1-bit-Fehler korrigieren und 2-bit-Fehler erkennen, wofür 8 redundante Bits pro 64-bit-Wort eingefügt werden müssen.

Wirtschaftlich soll sich FeRAM in einem 130-nm-Prozess bis 256 Kbyte Größe rechnen, ab 512 Kbyte ist dann Flash (noch) kosteneffizienter. Noch deshalb, weil FeRAM besser als Flash skaliert und beim weiteren Schrumpfen der Prozessgeometrie somit größere Vorteile erzielt.

Bei 8 MHz Taktfrequenz soll das SoC bei Codeausführung aus dem FeRAM laut TI nur 107 µA/MHz aufnehmen (60 µA/MHz bei Ausführung aus dem 1 Kbyte großen RAM). Die maximale Taktfrequenz beträgt 24 MHz. Die Differenz zu den 82 µA/MHz, die auf der ISSCC angegeben wurden, ergeben sich durch unterschiedlichen Code, bei Abschalten der Peripherie wird sogar ein Wert von 40 µA/MHz erreicht.

Die MCU beinhaltet neben dem 16-bit-MSP430-Core mit seiner 3-stufigen Pipeline eine Einheit für Takterzeugung und Powermanagement, die übliche Peripherie wie einen 10-bit-A/D-Wandler, fünf Timer, UART, SPI, I2C, Echtzeituhr, Komparator, GPIO und JTAG-Schnittstelle. Das SoC wird in einem 130-nm-CMOS-Prozess mit 5 Kupferschichten und zwei zusätzlichen Masken für das FeRAM gefertigt.

Der MSP430FR57xx unterstützt insgesamt 7 Energiesparmodi (LPM0 bis LPM4.5), wobei in LPM3.5 (nur Echtzeituhr aktiv, 3 µA bei 3 V) und LPM4.5 (Shutdown, 0,32 µA bei 3 V) der Core abgeschaltet wird. Diese Werte liegen leicht über denen eines vergleichbaren im 180-nm-Prozess gefertigten Chips mit Flash, da trotz Low-Leakage-Transistoren höhere Leckströme auftreten. Die minimale Versorgungsspannung beträgt übrigens 1,5 V.

Das Taktsystem unterstützt zwei Quarz-Oszillatoren (32 KHz und 4-24 MHz), zwei interne Osziallatoren (10 KHz und 5 MHz) sowie in konfigurierbares DCO (1 - 24 MHz) sodass eine applikationsspezifische Taktversorgung möglich ist. Die Power-Management-Einheit unterstützt drei Spannungsbereiche mit separaten LDOs: Die digitale Logik, die Echtzeituhr und das FeRAM. In Abhängigkeit des gewählten Energiesparmodus werden alle Takte und LDOs automatisch gesteuert.

Die von TI für die MSP430-Familie entwickelten Tools können natürlich auch für den MSP430FR57xx verwendet werden. Bei der Abnahme von mindestens 10000 Stück wird das kleinste Derivat der neuen MCU-Familie 1,20 US-Dollar kosten.