Neue Mikroarchitektur von ARM Bereit für künstliche Intelligenz

Mehr Freiraum für SoC-Entwickler bietet ARM mit seiner neuen Mikroarchitektur „DynamIQ“.
Mehr Freiraum für SoC-Entwickler bietet ARM mit seiner neuen Mikroarchitektur „DynamIQ“.

Basierend auf der big.LITTLE genannten Prozessorarchitektur, mit bis zu acht Kernen in zwei Clustern, stellt ARM nun mit DynamIQ ein neues Konzept vor, damit SoC-Entwickler Prozessor-Cluster noch individueller gestalten können – mit Blick auf künstliche Intelligenz und maschinelles Lernen.

Mit seiner neuen Mikroarchitektur für Multicore-SoCs „DynamIQ“ zielt ARM auf zukünftige Applikationen in den Bereichen künstlicher Intelligenz und maschinelles Lernen ab, wie z.B. das autonome Fahren. Sie bildet die neue Grundlage für die Cortex-A-Prozessoren und bietet dem Entwickler mehr Gestaltungsmöglichkeiten sowie eine feinstufigere Steuerung als das bisher genutzte big.LITTLE-Konzept. So sind zum Beispiel jetzt Konfigurationen mit einem leistungsfähigen Prozessorkern und drei kleinen (1 + 3) oder ein großer Kern zusammen mit sieben kleinen (1 + 7) möglich. Damit verfolgt ARM den Ansatz, den zur Aufgabe passenden Prozessor zu konzipieren, SoCs mit genau passender Rechenleistung und heterogener Datenverarbeitung zu entwickeln.

Bis zu acht Kerne in einem Cluster

SoC-Entwickler können mit DynamIQ bis zu acht Kerne zu einem Cluster zusammenfügen und dafür Prozessorkerne nutzen, die alle unterschiedlich sind hinsichtlich Rechenleistung und Leistungsaufnahme. Es lassen sich aber auch SoCs mit acht identischen Prozessorkernen realisieren, z.B. für Netzwerk-Anwendung, die einen hohen Datendurchsatz fordern. Damit für eine höhere Leistungsfähigkeit die einzelnen Prozessorkerne im neuen Cluster enger zusammenarbeiten können, hat ARM das Speichersystem überarbeitet, das von allen Kernen im Cluster gemeinsam genutzt wird und nun schneller reagiert. Im Vergleich zu einem heutigen SoC mit Cortex-A73 verspricht ARM, dass DynamIQ-SoC in drei bis fünf Jahren so optimiert sein können, dass sie KI-Anwendungen mit einer um den Faktor 50 gesteigerten Leistungsfähigkeit bearbeiten. Die Zusammenarbeit zwischen CPU und Hardware-Beschleunigern im SoC soll dank DynamIQ um den Faktor 10 schneller ablaufen. Diese Verbesserungen sollen dazu beitragen, dass kommende SoCs Ergebnisse und Entscheidungen schneller ausgeben können, so dass beispielsweise die Latenzzeit in Fahrerassistenzsystemen sinkt. Damit sollen auch SoCs für hohe Sicherheitsanforderungen, SIL 3 (Safety Integrity Level) und ASIL D (Automotive Safety Integrity Level), realisiert werden können.

 

Bilder: 3

DynamIQ

ARMs neue Mikroarchitektor für Cortex-A

 

Neue Funktionen zum Energiesparen

DynamIQ erlaubt es innerhalb eines Clusters mehrere Bereiche zu bilden, deren Leistungsaufnahme gegenüber den bisherigen Clustern mit vier Prozessorkernen feinstufiger gesteuert werden kann. Sowohl die Betriebsspannung als auch die Taktfrequenz lassen sich individuell für jeden einzelnen Prozessorkern steuern. SoC-Entwickler können damit die Verlustleistung ihres SoCs feiner abstufen um den Spielraum, den sie durch die thermischen Vorgaben haben, besser auszunutzen. Für das Energiemanagement hat ARM eine autonom arbeitende Hardware-Steuerung entwickelt. Sie arbeitet schneller, so dass auch schneller zwischen den Betriebszuständen eines Cortex-A-Prozessors, z.B. Ein, Aus, Schlafen, gewechselt werden kann und sich auch die Startzeit beim Einschalten verkürzt.

Unabhängig davon wird die Stromversorgung für den CPU-Speicher gesteuert. Sie kann abhängig vom aktuell auszuführenden Programm die Größe des verfügbaren internen Speichers anpassen. Applikationen, die hohe Rechenleistung fordern, z.B. KI-Applikationen, können den maximalen internen Speicher nutzen, für weniger anspruchsvolle Applikationen, z.B. Audiodaten weiterleiten, genügt ein kleiner Teil des internen Speichers, so dass der Rest des Speichers abgeschaltet werden kann, um die Leistungsaufnahme zu senken.