Freescale Technology Forum: ARM-Triple-Core-Mikrocontroller für Instrumenten-Cluster der Zukunft

Eine automotives Instrumenten-Cluster.

Mit einem revolutionären Design will der Chiphersteller Freescale Instrument-Cluster in zukünftigen Autos unterstützen. Eine Triple-Core-Architektur mit drei unterschiedlichen ARM-Cores verbindet deren jeweiligen Stärken für Echtzeit-Anwendungen, Präsentation und Kommunikation.

Hochwertige Instrumentencluster für Autos bestehen typischerweise aus einer ganzen Reihe einzelner Komponenten: einem Hauptprozessor, einer Grafikeinheit, externes SRAM und speziellen Schaltungen zur Anpassung des Bildes an die Krümmung der Windschutzscheibe und für andere komplexe Funktionen. Aufgrund der Kosten und Komplexität, die bei der Integration einer solchen Vielzahl von Komponenten entstehen, waren diese Funktionen bisher den Fahrzeugen des Premiumsegments vorbehalten.

Um Head-Up-Displays und anderen komplexen Grafikanwendungen den Weg über das Oberklassesegment hinaus in die Mittel- und Kompaktklasse hinein zu ebnen, hat Freescale Semiconductor eine Single-Chip-Lösung mit drei ARM-Cores vorgestellt, deren Rechenleistung deutlich über der aller anderen derzeit erhältlichen MCUs für automobile Instrumentencluster liegt. Mit dieser Lösung können zusätzliche teure Prozessoren und Speicherchips eingespart werden.

Es handelt sich um einen mit 320 MHz getakteten ARM Cortex-A5 Applikationsprozessor, auf dem ein Betriebssystem wie Linux laufen kann, ein Mikrocontroller-Core des Typs ARM Cortex-M4 für Echtzeit-Tasks oder z.B. ein AutoSAR-OS und einen Low-Power-Core des Typs ARM-Cortex-M0+, der für Kommunikationsaufgaben implementiert wurde und damit den Cortex-M4 entlastet - dieses Konzept mit M4 und M0 brachte MCU-Chef Geoff Lees offensichtlich von seinem alten Arbeitgeber NXP mit, wo er es seinerzeit als erstes im Dual-Core-Mikrocontroller LPC4000 vorstellte. Damit wird eine Rechenleistung von 779 DMIPS erreicht, zudem weist der Chip bis zu 2451 KB SRAM (davon je nach Derivat 512 KB oder 2x 512 KB mit fehlerkorrigierenden Codes) und bis zu 4 MB Flash-Speicher auf.

Ebenfalls in Abhängigkeit des Derivates gibt es als Speicherschnittstellen SDR (16 bit, 160 MHz), Dual-SDR/DDR-Quad-SPI (160 MHz, was einen Datendurchsatz von bis zu 200 MB/s ermöglicht) und 16 bzw. 32 bit DDR (320 MHz).

Als GPU kommt die von Vivante lizensierte GC 355 zum Einsatz, die man schon von Freescales Vybrid-Chip kennt. Programmiert wird sie über OpenVG, eine Programmierschnittstelle für hardwarebeschleunigte, zweidimensionale Vektor- und Rastergrafiken.

In Summe lässt sich mit dem MAC57D5xx die Sicherheit wichtiger Instrumentenfunktionen steigern, da die auf den drei Cores parallel laufenden Betriebssysteme mit dedizierter Hard- und Software separiert werden.

Die MAC57D5xx DIS MCUs sollen im Juni 2014 in Musterstückzahlen erhältlich sein.