Cadence Design Systems Im Gespräch mit Sanjay Lall

Digital- und Signoff-Lösungen von Cadence
Digital- und Signoff-Lösungen von Cadence

Im Interview mit dem Europachef von Cadence Design Systems, Sanjay Lall, geht es u.a. um den Nachwuchs an spezifisch ausgebildeten Fachkräften für Softwarehäuser – speziell um Software-Entwickler, die die Herausforderungen ihrer Kunden, der Hardwareentwickler, verstehen und dafür Lösungen finden.

Das Kalenderjahr 2017 ist Vergangenheit. Wie lautet im Rückblick ihr Fazit für den von Ihnen zu verantwortenden Bereich bzw. für Ihr Unternehmen?

Sanjay Lall: 2017 war ein sehr gutes Jahr für EDA- und Halbleiter-Unternehmen, und auch Cadence hat von den weltweit gestiegenen Design-Aktivitäten bei Systemen, Leiterplatten, Chips und auch im Chip-Packaging-Bereich profitiert. Für dieses Wachstum verantwortlich sind vor allem innovative Produkte im Bereich der Unterhaltungselektronik, beginnend bei Spielen über Smartphones bis hin zu Fernsehgeräten. Aber auch neue Designprojekte für autonomes Fahren, Deep Learning oder auch Machine Learning bis hin zu Projekten für Cloud-Infrastrukturen für die Datenverarbeitung und deren Speicherung haben maßgeblich zur gestiegenen Nachfrage bei EDA-Designumgebungen beigetragen.
Insbesondere die Anfragen hinsichtlich geeigneter Designplattformen bezüglich autonomen Fahrens haben in 2017 bereits enorm angezogen. Wir sind dabei unseren Automotive-Kunden, gerade im Bereich von Sensor/Imaging und neuralen Netzwerken, Plattformen zur Verfügung zu stellen, mit denen sie die Herausforderungen des autonomen Fahrens meistern können.

Können Sie uns konkrete Beispiele nennen, mit denen Sie diese Nachfrage  im Jahr 2017 adressiert haben?

S. Lall: In diesem Jahr haben wir vier wichtige Produkte vorgestellt. Eines unserer wichtigsten Ziele bei der Einführung von neuen Produkten ist es, die Design-Produktivität unserer Kunden zu verbessern. Mit der neuen Virtuoso-System-Design-Plattform zum Beispiel haben wir unseren Kunden einen optimierten und automatisierten Co-Design- und Verifikations-Flow an die Hand gegeben, der eine parallele Entwicklung von Chip, Gehäuse und Baugruppe ermöglicht. Durch die fortschreitende Automatisierung von bisher manuellen Prozessen minimiert die Plattform auftretende Fehler und kann die Zeitspannen, die bisher in Tagen bemessen waren, auf Minuten verkürzen.
Des Weiteren haben wir, um eine effiziente Verifikation von neuesten Chip-Designs deutlich zu beschleunigen, dieses Jahr den Xcelium-Parallel-Simulator vorgestellt. Projektlaufzeiten lassen sich damit um mehrere Wochen verkürzen. Xcelium ist ein paralleler Multi-Core-Simulator, der die Vorteile der Multi-Core-Fähigkeiten der neuen Server-Generation nutzt. Er ist bereits bei einigen Unternehmen im Einsatz, die damit Mobil-, Grafik-, Server-, Consumer-, IoT- und auch Automobilprojekte realisieren.
Mit dem Tensilica-Vision-C5-Prozessor-Core haben wir – als drittes Schlüsselprodukt – den ersten DSP auf den Markt gebracht, der alle Funktionen eines neuronalen Netzes in einem einzigen Prozessor mit einer Rechenleistung von 1 TMAC/s durchführen kann. Der DSP wurde für Vision-, Radar/Lidar- und Sensor-Fusion-Anwendungen entwickelt, die hoch verfügbare neuronale Netzwerke mit hoher Rechenleistung benötigen. Beispiele dafür  sind Automotive-, Überwachungs-, Drohnen- und Mobil/Wearable-Produkte.
Zu unseren vier wichtigsten Produkten im vergangenen Jahr gehört auf jeden Fall noch das Pegasus-Verification-System – eine massiv-parallele, für Cloud vorbereitete physikalische Verifikations-Signoff-Lösung. Auch in diesem Fall lag unser Fokus wieder auf der Produktivitätssteigerung; unsere Kunden sind damit in der Lage, ICs für fortschrittliche Technologien viel schneller auf den Markt zu bringen.