Time-Sensitive Networking Bausteine für die Echtzeit-Vernetzung

Arno Stpck, Principal Engineer bei Renesas, führt einen TSN-Demonstrator auf der SPS IPC Drives 2016 vor.
Arno Stpck, Principal Engineer bei Renesas, führt einen TSN-Demonstrator auf der SPS IPC Drives 2016 vor.

Renesas stellt ein neues System-on-Chip für intelligente Ethercat-Slaves vor und zeigt an einem TSN-Demonstrator, wie die unternehmensweite Vernetzung funktioniert.

Ergänzend zu seinen Multiprotokoll-Kommunikations-Chips der R-IN32M3-Serie sowie den deterministischen Mikrocontrollern der RZ/T1-Gruppe stellt Renesas einen Chip vor, der allein für die Ethercat-Kommunikation vorgesehen ist. Im Unterschied zu den universellen R-IN32-Bausteinen ist der neue EC-1 für Anwendungen konzipiert, die höhere Leistungsanforderungen an die CPU stellen – zum Beispiel aufgrund höherer geforderter Präzision, höherer Geschwindigkeit oder eines höheren Datenaufkommens. Beispiele für solche Anwendungen sind intelligente I/O-Module mit Ethercat-Kommunikationsfunktionen. Der EC-1 enthält als System-on-Chip (SoC) alles, was für einen Ethercat-Slave benötigt wird.

Als ‚Blaupause‘ für Hardware- und Software-Entwickler stellt Renesas dazu passend ein zertifiziertes ‚Remote-I/O-Solution-Kit‘ zur Verfügung. Es besteht aus einem Remote-I/O-Board, Software, Dokumentation und Schaltplänen. Mit diesen Werkzeugen ausgestattet, sollen Entwickler in der Lage sein, die Entwicklungszeit für Slave-Geräte wie etwa Remote I/Os um bis zu 60 % zu verkürzen. So können beispielsweise die Schaltpläne mit nur geringen Anpassungen für die Entwicklung eines Serienprodukts übernommen werden. Das für Remote-I/O-Anwendungen konzipierte Board nutzt die für derartige Produkte typische Versorgungsspannung von 24 V. Die Mustersoftware wurde anhand eines Conformance-Test-Tools zertifiziert.

TSN-Technologie-Demonstrator

Auf dem Messestand zeigt Renesas auch einen Technologie-Demonstrator für Time Sensitive Networking (TSN). Dieses zeitlich synchronisierte Echtzeit-Ethernet wird derzeit durch das IEEE (Institute of Electrical and Electronics Engineers) definiert. Die heute verbreiteten industriellen Ethernet-Standards haben meist proprietäre Eigenschaften, mit der Folge, dass IT-Netzwerke von den Netzwerken in der Fabrik getrennt sind. Verbindungen lassen sich nur über Gateways herstellen. TSN verspricht die derzeitigen Grenzen der proprietären Implementierungen zu überwinden, indem es eine de-facto einheitliche Netzwerk-Architektur herstellt, die eine Konvergenz von IT-Netzwerken mit Netzwerken in der Fabrik ermöglichen.
Da der Standard noch in der Entwicklung ist – ebenso wie das zugehörige Silizium – zeigt Renesas einen Demonstrator auf Basis eines FPGA-Systems.Dabei werden insbesondere vier TSN-Features implementiert:

  • Credit based shapers (IEEE 802.1Qav): Ein Verfahren zur fairen Verteilung der verfügbaren Bandbreite je nach Priorität der anstehenden Datenströme.
  • Time aware shaping (IEEE 802.1Qbv): Die Daten werden einer von acht Prioritätsklassen zugeordnet. Jede Klasse kann dann mit einer festen Datenrate und in festgelegten Zyklen kommunizieren.
  • Time synchronization (IEEE 1588v2/IEEE 802.1AS): Klassisches Master-Slave-Protokoll um die Uhren der Busteilnehmer zu sychronisieren.
  • Frame pre-emption (IEEE 802.1Qbu): Zeitkritische Frames können unkritische Frames unterbrechen um die Latenzzeit zu senken.