Mikrocontroller 40-nm-Flash-Technologie für Automotive

Für viellfältige Automotive-Anwendungen geeignet: Die RH850/F1x-Serie von Renesas.
Für viellfältige Automotive-Anwendungen geeignet: Die RH850/F1x-Serie von Renesas.

Der leistungsstarke RH850-Core von Renesas wird in 40 nm-Prozesstechnologie gefertigt und eignet sich besonders für sicherheitskritische Applikationen sowie für alle Automotive-Anwendungen, die wie etwa Body Control Units hohe Rechenleistung und Echtzeit-Unterstützung erfordern.

Der Name RH850 steht für die verschiedenen Derivate der 32‑bit-RISC-Architektur von Renesas, deren neuestes Mitglied der RH850G3M ist. Der Familienursprung reicht fast 20 Jahre zurück, in denen sie sich vom Einsatz in Festplatten, CD- und DVD-Laufwerken und Magnetband-Streamern zu einer führenden Architektur im Automobilbereich entwickelte.

NEC hat die V850-Architektur in den 90er Jahren konzipiert. Mit dem Zusammenschluss von NEC und Renesas Technology zu Renesas Electronics wurde sie in RH850 umbenannt. Ältere Produkte stehen nach wie vor unter der Bezeichnung V850 zur Verfügung. Bis zu deren Abkündigung kommen also beide Namen parallel zum Einsatz.

Alle RH850-Produkte sind zum V850 und zueinander abwärtskompatibel, so dass auch die heutigen Bausteine noch dieselben Instruktionen ausführen können wie ihre Vorgängermodelle. Durch Erweiterungen des Befehlssatzes wurde die Architektur kontinuierlich verbessert, so dass heute eine Rechenleistung von bis zu 2,8 DMIPS/MHz erzielt wird. Eine weitere Leistungssteigerung lässt sich dadurch erreichen, dass mehrere dieser Prozessorkerne auf einem Chip integriert werden. Damit wird die Rechenleistung verdoppelt oder sogar vervierfacht.

Alle RH850-Derivate basieren auf einer 32‑bit-Harvard-Architektur. Die CPU-Register und die arithmetisch-logische Einheit (ALU) sind 32 bit breit. Weil nicht nur die CPU-Taktraten, sondern auch die Größe der eingebauten Speicher in den vergangenen Jahren erheblich angestiegen sind, sind alle leistungsstarken Architekturen gleichermaßen von einem Engpass bei den Speicherzugriffszeiten betroffen. Aus diesem Grund werden – abgesehen von den Bausteinen des Niedrigpreissegments – die internen Busse zu den Flash-Speichern in einer Breite von 128 bit angelegt. So lassen sich mit einem Buszugriff bis zu acht Instruktionen gleichzeitig lesen, denn die RH850-Befehle sind 16, 32 oder 48 bit breit. Außerdem sind in den meisten Derivaten Befehls-Caches implementiert, damit die Anzahl der Zugriffe auf den relativ langsamen Flash-Speicher reduziert wird. Auch die internen Busse für die Datentransfers zum RAM sind bis zu 128 bit breit. So kann die CPU nicht nur acht Instruktionen aus dem Flash-Speicher lesen, sondern in demselben Taktzyklus gleichzeitig vier Register aus dem RAM lesen oder schreiben.

Der Registersatz beinhaltet 32 Register, die 32 bit breit sind. Der Befehlssatz ist weitgehend symmetrisch – jeder Befehl lässt sich auf jedes Register anwenden. Verwendungszwecke, zum Beispiel Stackpointer, Linkpointer oder Parameterübergaberegister, sind in der Regel von den Software-Entwicklungswerkzeugen vorgegeben und nicht in der Architektur festgelegt. Eine Ausnahme ist das Register r0, dessen Inhalt wie bei vielen RISC-Architekturen immer null ist.