Cadence Perspec System Verifier Plattform für eine Software-gesteuerte SoC-Verifikation

Perspec System Verifier Plattform von Cadence.
Perspec System Verifier Plattform von Cadence.

Cadence hat die Perspec System Verifier Plattform für eine Software-gesteuerte SoC-Verifikation auf Basis von Anwendungsszenarien entwickelt.

Anhand einer intuitiven grafischen Spezifikation von Verifikationsszenarien auf Systemebene sowie einer Definition der SoC-Topologie und Aktionen automatisiert diese Verifikationslösung die Coverage-orientierte Testentwicklung auf Systemebene mit einer Constraint-Solver-Technologie. Das ermöglicht eine bis zu zehnfache höhere Produktivität bei der SoC-Verifikation im Vergleich zu einer konventionellen manuellen Testentwicklung. Als Teil der Cadence System Development Suite verkürzt Perspec System Verifier die komplexe Testentwicklung. Dabei kann das Design-Team komplexe Fehler reproduzieren, finden und beheben und so die SoC-Qualität insgesamt verbessern.

Die Plattform kann die Produktivität und SoC-Qualität durch mehrere wichtige Funktionen erhöhen:

  • ŸDie UML-basierte Darstellung der Aktionen und Ressourcen auf Systemebene ermöglicht in Kombination mit der Solver-Technologie einen intuitiven Einblick auf Systemebene in komplexe und schwierig zu testende Interaktionender Anwendungsfälle.
  • ŸDie Solver-Technologie ermöglicht eine automatisierte Generierung von portierbaren Tests, um eine vollständige Abdeckung von Szenarien auf Systemebene auf der Basis von Chip-Constraints und dem Szenarienumfang zu erreichen. Dadurch lassen sich die SoC-Funktionen in Hinblick auf Funktionen, Leistungsfähigkeit und Leistungsaufnahme verifizieren
  • ŸAutomatisch generierte Tests, die auf allen Pre-Silicon-Verifikationsplattformen einschließlich der Simulation, Beschleunigung und Emulation, sowie dem virtuellen und FPGA-Prototyping laufen und später für die Validierung der realen Halbleiter genutzt werden können

Perspec System Verifier ist ab sofort verfügbar.