Rückblick APEC 2018 Integration auf mehreren Ebenen

Eric Persson, General Chair der APEC 2018, eröffnet die Plenary Session der APEC 2018 in San Antonio, Texas.
Eric Persson, General Chair der APEC 2018, eröffnet die Plenary Session der APEC 2018 in San Antonio, Texas.

Neben den passiven Bauelementen standen auf der APEC im texanischen San Antonio diesmal drei leistungselektronische Trends im Fokus: die zunehmende Integration bei GaN, Switched-Capacitor-Wandler sowie das 3D-Packaging bzw. Embedding von aktiven und passiven Komponenten.

Auch auf der diesjährigen Applied Power Electronics Conference (APEC) erhielten die passiven Komponenten wieder viel Aufmerksamkeit. Durch den zunehmenden Einsatz von Wide-Bandgap-Transistoren aus Siliziumkarbid (SiC) und Galliumnitrid (GaN) hat sich eine Performance-Lücke zwischen den Leistungshalbleitern und den Kondensatoren und Induktivitäten aufgetan. Aus diesem Grund fand am Samstag vor der Konferenz ein ganztägiger Magnetics-Workshop der PSMA/PELS statt. Die Ergebnisse daraus fasste Charles Sullivan im Rahmen eines Vortrags zusammen. Die zwei Hauptthemen waren die Kernverluste und das »Ausfransen« (Fringing) des magnetischen Feldes im Bereich des Luftspalts.

Als Hauptproblem bei den Kernverlusten hätte man neuerlich die Modellierung identifiziert. Mehr Materialdaten könnten da helfen, so der Redner, denn die existierenden Modelle seien nur Approximationen. Auch die Kerngeometrie beeinflusse die Kernverluste bei steigenden Schaltfrequenzen zunehmend. Beim anderen Hauptthema, dem Fringing, stellte Prof. Sullivan heraus, dass dieser Effekt sowohl die Verluste in der Wicklung als auch im Kern beeinflusse. Eine Maßnahme, diesen Effekt zu verringern, liegt im Verändern des Luftspalts. Dieser ließe sich mit einem Material mit einer deutlich kleineren Permeabilität ausfüllen und damit verteilen oder auf mehrere kleinere Luftspalte quasi-verteilen (Bild 1; siehe Bilderstrecke unten). Eine andere Maßnahme besteht darin, die Wicklung vom Luftspalt wegzuhalten (Bild 2).

Einen spannenden Einblick in die EMV-Problematik gewährte Ray Ridley in seinem Vortrag über die Streukapazitäten von Induktivitäten. Seiner Beobachtung nach würden bei der EMV-Prüfung die meisten Designs aus diesem Grund scheitern. Die Streukapazität hängt proportional vom Spannungsgradienten und invers proportional vom Abstand der der Windungen mit dem größten Spannungsgradienten ab. Und so zeigte er sehr anschaulich, wie sich durch einen geänderten Wicklungsaufbau die Streukapazität und damit der Stromimpuls nach dem Einschalten des MOSFETs beispielsweise in einem Tiefsetzsteller deutlich verringern lässt (Bild 3). Dadurch ist die Störaussendung auch deutlich geringer.

Bilder: 10

Rückblick APEC

Neben den passiven Bauelementen standen auf der APEC im texanischen San Antonio diesmal drei leistungselektronische Trends im Fokus: die zunehmende Integration bei GaN, Switched-Capacitor-Wandler sowie das 3D-Packaging bzw. Embedding von aktiven und passi

GaN steuert Richtung Integration

Dass bei Galliumnitrid auf Silizium nun mehrere Anbieter integrierte Schaltungen präsentierten, ist nur folgerichtig. Navitas Semiconductor zeigte als Design-Win ein 45-W-Reise-Ladegerät (Bild 4) von Made in Mind, das mit deren GaNFast-ICs ausgestattet ist. Das Vorgängermodell im gleichen Format von 50 mm x 50 mm x 14 mm hatte mit einer silizumbasierten Lösung eine Ausgangsleistung von nur 12 W – eine Steigerung der Leistungsdichte um fast den Faktor Vier!

In einem dreistündigen Seminar am Montagvormittag ging EPC näher auf die Gründe für die Integration ein. Deren CEO Alex Lidow stellte fest, dass die für das Jahr 2020 anvisierte Bauteilgeneration Gen7 immer noch 80-mal vom theoretischen Limit entfernt sei, sich ein einzelner HEMT aber nicht 80-mal kleiner machen lasse. Das liege vor allem an den Anschlüssen an die Platine, die bereits heute einen Großteil der Bauteilfläche belegen (Bild 5). Daher liege die Zukunft von GaN-on-Si in der Integration – im ersten Schritt Treiber und Schutzbeschaltungen. Dadurch lassen sich zudem einige der Herausforderungen hinsichtlich parasitärer Komponenten und Robustheit lösen. Auf der APEC hat EPC einen GaN-IC mit HEMTs plus Treiber vorgestellt. Ende 2018 oder Anfang 2019 ist eine integrierte Halbbrücke plus Treiber geplant. Und 2020 soll ein Multilevel-IC mit Treiber und Level-Shifter herauskommen (Bild 6).