Die Peripherie macht's Die rein digitale Regelschleife

Seit einiger Zeit besteht der Wunsch, in Schaltnetzteilen die gesamte Regelschleife digital auszuführen. Das scheiterte bisher, weil klassische Mikrocontroller nicht die entsprechende Rechenleistung bieten konnten – es sind etwa eine Milliarde Rechenoperationen pro Sekunde auszuführen. Bausteine, die eine Mischung aus Mikrocontroller und DSP sind sowie über spezielle Peripheriefunktionen verfügen, sollen es nun möglich machen, kostengünstig die gesamte Regelschleife digital auszuführen.

Netzteile mit mehreren Ausgängen, Lastaufteilung (load sharing) und Hot-Swap-Funktion zu entwickeln ist eine komplexe Aufgabe. Hier rein analoge Schaltungen einzusetzen ist zumeist teuer und außerdem unflexibel. Digitale Regelschleifen in Leistungswandlern hingegen können alle Einschränkungen der analogen Technik überwinden und die Grundlage für »intelligente « Netzteile hoher Leistung bilden. Bisher kamen Mikrocontroller (MCUs) zum Beispiel schon für die Überwachung, Regelung, Kommunikation und sogar für deterministische Funktionen wie Power-Sequencing, Softstart und Topologiekontrolle zum Einsatz.

Allerdings war es bisher unmöglich, die gesamte Regelschleife digital auszuführen, da keine kostengünstige und entsprechend leistungsfähige Technik zur Verfügung stand. Eine neue Art digitaler Signalcontroller (DSC) von Microchip soll dies mit spezieller Netzteilperipherie möglich machen.

Digitale »intelligente« Netzteile arbeiten mit zählerbasierenden Pulsweitenmodulatoren (PWM), analoger, komparatorbasierender Rückkopplung und koordinierter A/D-Wandlung, verbunden mit schneller Multiplikation – und das alles in einem einzigen Taktzyklus. Die neueste DSC-Generation vereinigt alle diese Funktionsblöcke in einem Gehäuse und kann mit der hohen Geschwindigkeit arbeiten, die für die Kontrollschleifen-Software notwendig ist.

Die erste Entscheidung, die bei der Entwicklung eines Netzteils zu treffen ist, ist eine zur geplanten Anwendung passende Grundschaltung: Aufwärts- oder Abwärtswandler, galvanisch getrennt, Halbbrücken- oder Vollbrückentopologie, und so weiter. Als nächstes muss der Entwickler entscheiden, ob die Schaltung im Nulldurchgang oder hart unter Last schalten soll. Beim Schalten im Nulldurchgang (soft switching) sind zwar die Verluste geringer, aber die Schaltung ist aufwändiger. Eine solche Regelung kann aber durch einen DSC, der die Nulldurchgangsregelung entsprechend unterstützt, einfacher konzipiert werden.

Es gibt zwei grundlegende Regelungsverfahren: die Spannungsregelung (Voltage Mode Control, Bild 1) und die Stromregelung (Current Mode Control, Bild 2). Letztere hat die Vorteile, dass sie im Gegensatz zur Spannungsregelung in Schaltnetzteilen die Transistoren vor hohen Strömen schützt und verhindert, dass der Drosselkern in die magnetische Sättigung gerät. Außerdem macht die Stromregelung die Schaltung unempfindlich gegen schwankende Eingangsspannungen, und die Regelschleife sich lässt einfacher kompensieren.

Die digitale Stromregelung hat noch den zusätzlichen Vorteil, dass sie mithilfe der Fehlerspannung den maximalen Drosselstrom regelt, sodass die Drossel als spannungsgeregelte Stromquelle wirkt. Daher beeinflusst die Drossel nicht mehr den Frequenzverlauf der Regelschleife, was die Regelschleife stabiler und die Schaltung des Schleifenfilters überschaubarer macht.

Obwohl die Stromregelung die überlegene Methode ist, kommt in Schaltnetzteilen die Spannungsregelung immer noch oft zum Einsatz, weil bei der Stromregelung eine sehr hohe Abtastgeschwindigkeit nötig ist, um die Stromrückkopplung zu überwachen.

Hohe Rechenleistung nötig

Nehmen wir zum Beispiel eine digitale Stromversorgung mit einer Schaltgeschwindigkeit von 500 kHz und einer PWM-Auflösung von 11 Bit. In der Spannungsregelung begrenzt die PWM-Auflösung die Regelung des Tastverhältnisses auf etwa 0,05% (100%/211). Als Daumenregel gilt: Zur Stromregelung wäre die regelmäßige Messung des Drosselstroms mittels eines A/D-Wandlers während des PWM-Zyklus’ erforderlich, um den Zeitpunkt zu bestimmen, zu dem der Spulenstrom den gewünschten Wert erreicht hat. Nimmt man die Auflösung des PWM-Tastverhältnisses als Ziel, werden 211 = 2048 Abtastungen pro PWM-Puls benötigt, um denselben Regelwert zu erreichen. Demzufolge müsste die Abtastrate des Datenwandlers 1 GSample/s betragen.

Es muss also genügend Rechenleistung vorgehalten werden, einerseits 1 Milliarde Abtastungen zu verarbeiten sowie andererseits die Messwerte jeweils mit dem Fehlersignal zu vergleichen und dann den PWM-Ausgang zu sperren, sobald der gewünschte Strom erreicht ist. Das hieße, es muss ein Prozessor eingesetzt werden, der mit wenigstens eine Milliarde Befehlen pro Sekunde umgehen kann. Dies spricht nicht gerade für ein kostengünstiges Design.