Entwicklungsumgebungen Low-Power-Spezifizierung in IDEs

Im Low-Power-Design ist die Spezifizierung des Leistungsumsatzes, sowohl räumlich als auch funktional, eines Designs im UPF- oder CPF-Format möglich. In der Kombination dieser Standards mit dem Design- und Verifikationsfluss in einer IDE ergeben sich fortgeschrittene Analysemöglichkeiten.

Die meisten SoC-Designs müssen heutzutage harten Anforderungen für den Low-Power-Betrieb genügen. Deshalb entwickelten sich viele Techniken zur Reduktion des Energieumsatzes, was große Auswirkungen auf die Arbeit von Design- und Verifikationsingenieuren hatte. In den letzten Jahren wurde das Konzept der Leistungsumsatz-Datei, welche die wesentlichen Funktionen beinhaltet, modern. Es ist effizient diese Datei in einer gemeinsamen IDE zum Chipdesign auf RTL-Ebene zu verwalten und abzubilden.

Low-Power-Kriterien

Nicht nur wegen den einschlägig batteriebetriebenen Geräten des Verbrauchersegments wird das Energiethema zunehmends wichtig. Von Smartphones und Wearables bis hin zu Tablets und Notebooks werden viele Geräte die meiste Zeit batteriebetrieben. Auch mit den eindrucksvollen Fortschritten in der Batterietechnik ist der Wunsch nach immer höheren Batteriekapazitäten ungebrochen. Sogar bei großen Systemen wie Servern oder Netzwerkknoten wird LowPower-Design mit ökologisch motivierten Gesetzesreformen zum Thema.


Die Designer entwickelten viele Methoden um den Energieumsatz zu reduzieren, von Innovationen auf Schaltungsebene bis hin zu Softwarelösungen auf Systemebene. Viele der Techniken basieren auf einer Kategorisierung des Chipdesigns in Leistungsbereiche, die unabhängig voneinander steuerbar sind. Ein Leistungsbereich kann ein- und ausgeschaltet werden, unter Umständen muss dabei der Systemzustand speicher- und abrufbar sein.

In anderen Fällen wird der Energieumsatz mit Erniedrigung von Spannung oder Taktfrequenz eines Leistungsbereiches reguliert. Das bekannte dynamische Spannungs- und Frequenzvariationsverfahren (DVFS) leistet Beides.


Allen Methoden steht die Absicht voran, den Energieumsatz in den betriebsunkritischen Chipteilen zu minimieren, unter dem Vorbehalt, bei Notwendigkeit zum performanten Betriebsmodus zurückschalten zu können. Viele SoCs enthalten derart viel unterschiedliche Funktionalität, dass niemals der gesamte Chip aktiv wird. Designer nutzen dies derart stark aus, dass der entworfene Chip unter Aktivierung aller Blöcke sogar thermische Schäden erleiden würde. Die Spezifikation und das Management der Leistungsbereiche muss das verhindern.


Nach Entwicklung und Durchführung dieser Methoden stellte sich die Automatisierbarkeit des Entwicklungs- und Verifikationsflusses heraus: Beispielsweise kann ein Werkzeug mit Kenntnis der Leistungsbereiche zwischen den aktiven und inaktiven Bereichen Isolationszellen, oder Zustandsversätze zwischen Blöcken auf unterschiedlichem Spannungsniveau, einfügen. Solche Werkzeuge benötigen eine Art Eingangsdatei, welche die Leistungsbereiche, Steuersignale und andere relevante Information, angibt.