IEDM 2016 / Tokyo Tech Verkleinerung von IGBTs senkt Leitverluste um 25 Prozent

Durch verringern der Dimensionen konnten Forscher des Tokyo Institute of Technology, zeigen, dass sich die Sättigungsspannung und damit die Leitverluste von IGBTs weiter senken lässt.
Durch verringern der Dimensionen konnten Forscher des Tokyo Institute of Technology, zeigen, dass sich die Sättigungsspannung und damit die Leitverluste von IGBTs weiter senken lässt.

Auf der IEDM konnten Forscher des Tokyo Institute of Technology zeigen, dass sie die Sättigungsspannung eines kostengünstigen IGBTs deutlich verringerten, indem sie den IGBT in allen drei Dimensionen verkleinerten. Durch die niedrigere Sättigungsspannung sinken die Verluste.

Während Fortschritte bei der Energieeffizienz bei alternativen Materialien wie SiC und GaN berichtet werden, sind Energieeinsparungen bei den kostengünstigen und weit verbreiteten Siliziumbauteilen nach wie vor überaus interessant. K. Tsutsui vom Tokyo Institute of Technology und seine Kollegen haben nun gezeigt, dass durch Verkleinerung der Strukturgrößen in allen drei Dimensionen an einem IGBT erhebliche Energieeinsparungen erzielt werden konnten.

Zwar ist der Wirkungsgrad von IGBTs schon recht gut, der On-Widerstand könnte aber durch Verringerung der Sättigungsspannung UCE(sat) weiter sinken und damit die Effizienz weiter steigen. Frühere Untersuchungen haben gezeigt, dass der sogenannte »Injektion-Verstärkungseffekt« (Injection Enhancement, IE) zu mehr Ladungsträger führt, sodass UCE (sat) sinkt; solche Bauteile heißen IEGTs. Obwohl dieser IE-Effekt durch eine Verringerung der Breite der Mesa-Struktur erreicht wurde, stieg dadurch ebenfalls der Mesa-Widerstand. Die Höhe der Mesa-Struktur zu reduzieren könnte dem erhöhten Widerstand entgegenwirken. Dies könnte aber den IE-Effekt beeinträchtigen. Stattdessen reduzierten die Forscher nicht nur die Mesa-Breite, sondern auch die Gate-Länge und die Oxiddicke im IGBT, um den IE-Effekt zu erhöhen und so die UCE(sat) von 1,70 V auf 1,26 V zu reduzieren. Außerdem arbeiteten die Forscher auch mit einer verringerte Gate-Spannung, was Vorteile bei der CMOS-Integration hat.

Die Forscher reduzierten die Mesa-Breite, die Gate-Länge und die Oxiddicke im IGBT um den Faktor 1/k und verglichen die Bausteine jeweils bei Werten von 1 und 3 für k. Da schmaler Mesa-Strukturen schwierig herzustellen sind, reduzierten sie auch die Tiefe der Trenches um 1/k. Obwohl sich leicht negativ auf den IE-Effekt auswirkt, bringt dies erhebliche Vorteile für die Fertigung hinsichtlich Einfachheit und Kosten, und auch die Abhängigkeit der UCE(sat) auf der Grabentiefe wurde als eher klein angesehen.Die Gate-Spannung wurde ebenfalls um den Faktor 1/k verringert, während der Zellenabstand auf 16 µm gehalten wurde.