Neuartige Fertigungstechnik Umrüsten unnnötig gemacht

Halbleiter – besonders Speicher und Prozessoren – werden kleiner und kleiner. Das ist dann ein Problem, wenn dadurch Fertigungslinien bestehender Produkte umgerüstet werden müssen. »Fan-out Panel Level Packaging« kann dieses Problem lösen.

Mehr als 1,4 Milliarden Mobiltelefone wurden dem Portal Statista zufolge im vergangenen Jahr weltweit verkauft. Bringen Apple, Samsung und Co. eine neue Generation ihrer Smartphones auf den Markt, werden Hunderttausende Geräte täglich gefertigt. Die meisten Komponenten wie Speicherchips oder Mikroprozessoren werden zugekauft und in den Montagefabriken zu neuen Handys zusammengebaut. Ändern nun Zulieferer die Baugrößen ihrer Komponenten, bringt das den Ablauf gehörig durcheinander. »Werden plötzlich kleinere Speicherchips produziert, ändert das ja wieder alles auf der Montagelinie«, erklärt Dr. Michael Töpper, Wissenschaftler am Fraunhofer IZM. Wer ständig unter hohem Druck produziere, habe nicht die Zeit, seine Assemblierungsstrategie laufend an die Weiterentwicklungen der Bauelemente anzupassen.

Was also tun, wenn ein Bauteil plötzlich nicht mehr passen will, weil der Chip zu klein geworden ist? Es wird künstlich vergrößert und erneut zurechtgeschnitten. Eine Möglichkeit dafür ist aktuell das »Fan-out Wafer Level Packaging«-Verfahren. Hierfür werden die einzelnen Chips auf einen temporären Träger bestückt und über ein Moldverfahren zu einem neuen, rekonfigurierten Wafer zusammengefügt. Nach dem Ablösen des gemoldeten Wafers mit den eingebetteten Chips vom Träger kann man nun eine Umverdrahtung aufbringen. Mit dieser Umverdrahtung lassen sich mehrere Chips verbinden oder auch nur elektrische Anschlusspads auf die durch Molding-Compound vergrößerte Chipfläche routen. So lassen sich sehr flexible aber trotzdem miniaturisierte Packages und Komponenten fertigen. Doch begrenzt die maximale Größe des rekonfigurierten Wafers von 300 mm die Anzahl der Komponenten, die gleichzeitig darauf bearbeitet werden können.

Eine neue Technik soll diese Grenze nun überwinden: »Fan-out Panel Level Packaging« könnte der nächste Meilenstein in der Fertigung sein und eine neue Stufe der heterogenen 3D-Integration erreichen. Statt kreisförmiger Waferformate werden rechteckige Substrate im Bereich von 610 mm × 457 mm genutzt – damit lassen sich nun weitaus mehr Bauteile gleichzeitig neu in Form bringen. Ein Wechsel von der Wafer- zur Panel-Level-Technik erhöht also Produktionsvolumen um ein Vielfaches. Besonders den Bereich der Unterhaltungselektronik mit seinen Tablets und Smartphones könnte die neue Technik nachhaltig prägen und sich damit für diese Art von Packaging einen Markt erschließen, dessen Wert auf 170 Millionen US-Dollar geschätzt wird (Yole, 2016).

Mehr als 40 Millionen Euro wurden die vergangenen drei Jahre bereits in die Realisierung von Wafer- und Panel-Level-Systemen am IZM investiert. »Wir sind in beiden Welten gleichermaßen zu Hause. Das macht uns einzigartig hinsichtlich dessen, was wir an Equipment zur Verfügung haben und an Prozessen entwickeln können«, erklärt Dr. Tanja Braun, die zusammen mit Michael Töpper den Richtungswechsel federführend vorantreibt. »Diesen Prozess möchten wir nun partnerschaftlich mit führenden Industriefirmen weiterentwickeln«, erklärt die Wissenschaftlerin, »denn als vernetzte Prozesskette kann einer alleine das gar nicht schaffen«. Auf Initiative des Fraunhofer IZM formt sich daher gerade eine neue Forschungsgemeinschaft. Namhafte Unternehmen aus den USA, China, Japan und Europa haben sich bereits angeschlossen. Am 28. und 29. Juni 2016 kamen die Partner erstmals für ein Eröffnungssymposium am Fraunhofer IZM in Berlin zusammen und besprachen die weitere Zusammenarbeit.