Mikrocontroller für Digital Power Stromversorgungen besser regeln

Da leistungsfähigere Stromversorgungen mit höherer Leistungsdichte zunehmend gefragt sind, steigen die Schaltfrequenzen. Und immer häufiger wird digital geregelt statt analog. Allerdings müssen Mikrocontroller dazu besondere Eigenschaften mitbringen.

von Alex Dumais, Senior Applications Engineer in der High-Performance Microcontroller Division bei Microchip Technology.

Auf die Regelung einer Digital-Power-Stromversorgung wirken sich verschiedene MCU-spezifische Faktoren aus. Dazu zählen die maximale Abtastrate, die erforderliche Zeit zur Ausführung der Kompensationsalgorithmen, die Abtast- und Wandlungszeit des A/D-Wandlers und die Arbeitsgeschwindigkeit des Mikrocontrollers. In Wandlern, die auf den Spitzenstrom regeln (Current Mode), wirken zudem sowohl die Geschwindigkeit des Komparators als auch die Genauigkeit und Geschwindigkeit des integrierten D/A-Wandlers auf die Schleifenverstärkung der Stromversorgung ein. Alle diese Aspekte sind bei der Auswahl des Mikrocontrollers zu berücksichtigen.

»dsPIC33EP«-Familie

Der Beitrag geht der Frage nach, inwiefern die Digial-Signal-Controller (DSC) der Familie »dsPIC33EP« in der »GS«-Serie von Microchip auf die beschriebenen Anwendungen zugeschnitten sind.

Auffälligstes Merkmal der neuen Bausteine ist ihre höhere Betriebsfrequenz. Sie wurde auf 70 MHz erhöht, was einer maximalen Zunahme um 20 Mio. MIPS gegenüber den bestehenden dsPIC33FJ-Bausteinen entspricht. Nimmt man eine Regelschleife, die 60 Befehle mit 250 kHz ausführt, sind dafür insgesamt 15 MIPS oder 30 % der verfügbaren Ressourcen des dsPIC33FJ erforderlich. Die gleiche Regelschleife ruft nur 20 % der verfügbaren CPU-Ressourcen von dem neuen dsPIC33EP-Prozessor ab, wenn die gleiche Abtastfrequenz verwendet wird. Wäre nach dem Übergang auf den dsPIC33EP der gleiche MIPS-Prozentsatz zulässig, ließe sich die Regelschleife mit 350 kHz ausführen. Weitere Analysen zeigen, dass sich die Phasenreserve bei einer bestimmten Übergangsfrequenz um 29 % verringert. Gleichung 1 beschreibt, die Phasenreserve als Funktion der Abtastfrequenz und der Übergangsfrequenz.

(1) phi subscript blank subscript s a m p l e end subscript space equals space 360 degree space times space fraction numerator f subscript x over denominator 2 space times space f subscript s a m p l e end subscript end fraction

In den meisten Stromversorgungen mit digitalem Kompensator wird die Steuerung der Leistungsstufe über eine einfache lineare Differenzialgleichung (Linear Difference Equation, LDE) geregelt. Derartige Ansätze kommen häufig zum Einsatz, digitale Implementierungen eignen sich aber auch für nichtlineare Regelalgorithmen. Jene würden den Rahmen dieses Beitrags jedoch sprengen.

Die Größe der linearen Differenzialgleichung hängt von der Ordnung des Kompensators und der verwendeten Methode bei der Transformation der kontinuierlichen Frequenzfunktion in eine diskrete Frequenzfunktion ab (Vorwärts-/Rückwärts Euler, bi-lineare Transformation etc.). Einfach ausgedrückt ist die lineare Differenzialgleichung ein mathematischer Ausdruck, der lineare Kombinationen der Regelungsfehler und vorherigen Regelungsausgänge verwendet, um den aktuellen Regelausgang zu erzeugen. Gleichung 2 beschreibt ein Beispiel für eine lineare Differenzialgleichung mit jeweils drei Polen und zwei Nullstellen (3P3Z).

(2) u open square brackets n close square brackets space equals space B subscript o space times space e open square brackets n close square brackets space plus space B subscript 1 space times space e open square brackets n minus 1 close square brackets space plus space B subscript 2 space times space e open square brackets n minus 2 close square brackets space plus space B subscript 3 space times space e open square brackets n minus 3 close square brackets space plus
space space space space space space space space space space space space space space plus open parentheses negative A subscript 1 space times space u open square brackets n minus 1 close square brackets space minus A subscript 2 space times space u open square brackets n minus 2 close square brackets space minus A subscript 3 space times space u open square brackets n minus 3 close square brackets close parentheses

Optimierte Arbeitsregister

Für den 3P3Z-Kompensator sind sieben Multiplikationen und Additionen der Reihe nach durchzuführen, um den gewünschten Reglerausgang zu erhalten. Bei den dsPIC33-DSCs lassen sich die Befehle in sieben Single-Cycle-Befehlen über den MAC-Befehl (Multiply and Accumulate) verarbeiten. Dabei tritt jedoch softwareseitig ein hoher Overhead auf, etwa durch Push/Pop-Arbeitsregister, Laden von Daten in das oder aus dem Arbeitsregister, Zurücksetzen von Arrays und Clamping/Skalierung des Regelausgangs. Dieser Mehraufwand kann sich auf die Ausführungsgeschwindigkeit der Regelschleife auswirken, was die Phasenreserve verringert.

Wie erwähnt, wird die Regelschleife mit höheren MIPS-Werten erheblich schneller durchlaufen. Mit dem neuen »GS«-Baustein und wechselnden Arbeitsregistern lässt sich dies noch weiter steigern. Die Bausteine enthalten zwei zusätzliche Bänke mit 15 Arbeitsregistern, die man permanent auslesen kann. Damit lassen sich Daten wie Clamp-Grenzwerte, Skalierungsfaktoren, Pointer auf Koeffizienten und dergleichen bei der Initialisierung des Bausteins vorab in geeignete, alternierende Arbeitsspeicher laden. Diese Registerbänke können dann mit einem Interrupt-Prioritätsgrad versehen werden, auf den nur die Regelschleifen-Software Zugriff hat. Damit erübrigt sich der Push/Pop von Arbeitsregistern auf den Stack, was bei der Ausführung des Kompensatoralgorithmus den Overhead bei der Datenübertragung in die Arbeitsregister verringert. Die Tabelle zeigt, wie sich ein alternierender Satz an Arbeitsregistern mit Microchips hardwarebeschleunigte Kompensatorfunktionen sinnvoll nutzen lässt. Dabei ist zu beachten, dass bestimmte Register für bestimmte Befehle erforderlich sind. Dies schränkt die Platzierung der Daten ein.

RegisterInhalt
W0Control Ref
W1&ADCBUFx
W2&PDCx
W3ACCAL/misc.
W4ACCAH/misc.
W5ACCAU/misc.
W6postScaler
W7postShift
W8&Struct. Opt
W9&A/B Coeffs
W10&Eror/Control Hist.
W11minClamp
W12maxClamp
W13/W14open

 

Tabelle: Alternierende Arbeitsregister.

Betrachten wir nun, wie sich alternierende Arbeitsregister auf den MIPS-Verbrauch bei einer schnellen Regelschleife auswirken. Ein Kompensatoralgorithmus, der mit dem dsPIC33FJ bei jedem zweiten Schaltzyklus aufgerufen wurde, lässt sich nun bei jedem Schaltzyklus aufrufen und würde immer noch die gleiche Anzahl an MIPS erfordern. Wie sehr sich der Phasenabstand aufgrund der Abtastung verringert, ergibt sich aus Gleichung 1. Der Betrag hängt von der Durchtritts- und Abtastfrequenz ab. Verdoppelt sich die Abtastrate, halbiert sich die Verschlechterung der Phasenreserve – vorausgesetzt, die alternierenden Arbeitsregister kommen zum Einsatz. Um den Rückgang des Phasenabstands aufgrund der Abtastfrequenz zu veranschaulichen, stelle man sich ein System mit 175 kHz Abtastfrequenz und 10 kHz Bandbreite vor. Die Verschlechterung des Phasenabstands beträgt dann in etwa 10°. Beim gleichen System, jedoch mit 350 kHz Abtastfrequenz, würde sich der Phasenabstand lediglich um 5° verschlechtern. Diese zusätzliche Phasenreserve kann der dsPIC33EP erzielen, während die gleiche Rechenleistung wie beim dsPIC33FJ verwendet wird.

Nun soll auf die bausteinspezifische Peripherie und Technik eingegangen werden, mit der sich die Phasenreserve und schließlich die Schleifenverstärkung bessern.