Packaging Stacked-MOSFET steigern Effizienz und Leistungsdichte

Angesichts der wachsenden Anforderungen an den Wirkungsgrad und die Leistungsdichte liegt es nahe, möglichst viele Funktionen in einem Gehäuse zu integrieren. Stacked-FET-Schalter bieten neben chiptechnischen Verbesserungen auch neuartige Gehäusetechniken, die den Systemwirkungsgrad verbessern.

von Tiger Zhou, Senior Applications Engineer bei Texas Instruments.

Moderne elektronische Systeme werden immer schneller und leistungsfähiger. Sie erfordern dabei immer mehr verschiedene Versorgungsspannungen, und auch ihre Leistungsaufnahme wächst stetig. Für die Stromversorgungen bleibt dabei immer weniger Platz, ist man doch bestrebt, die wertvolle Leiterplattenfläche vorrangig für ASICs und Prozessoren zu nutzen. Das Design einer hocheffizienten Stromversorgung mit hoher Leistungsdichte stellt insofern für jeden Designer eine Herausforderung dar.

Basierend auf einer Kombination neuester »NexFET«- Halbleiterbausteine mit neuartigen Gehäusetechniken, besteht ein Doppel-FET (Bild 1) aus zwei Stacked-FETs in einem 5 mm x 6 mm großen SO8-Gehäuse. Diese Konfiguration halbiert die Grundfläche und verdoppelt die Ausgangsdichte.

Der Einsatz eines Stacked-FET-Schalters in Point-of-Load-Applikationen (PoL) bietet mehrere Vorteile. Im Folgenden wollen wir eine Applikation mit 1,8 V und 30 A vergleichen, einmal implementiert mit diskreten MOSFETs und einmal mit Stacked-FETs.

Reduzierter Flächenbedarf und höherer Systemwirkungsgrad

Für das Designbeispiel mit 30 A wurde ein zweiphasiger synchroner Abwärtsregler gewählt, der gute Eigenschaften im Hinblick auf die Welligkeit und das Einschwingverhalten bietet. Bei der diskreten Variante belegen die FETs nahezu die Hälfte der Fläche. Ersetzt man die beiden diskreten FETs durch einen Stacked-FET, sinkt der Platzbedarf der Lösung um 20 Prozent. Bild 2 zeigt die beiden Layouts im Vergleich. Während die diskrete Variante 19,1 mm x 33,0 mm misst, sind es bei der Stacked-FET-Lösung 19,1 mm x 26,7 mm.

Verglichen mit anderen FETs nach dem neuesten Stand der Technik ist die Effizienz von Stacked-FETs (rote Kurve in Bild 3) um mindestens 2,2 Prozent höher. Ein Stacked-FET-Schalter wie der »CSD87350« besitzt dank seines besonderen Aufbaus einen niedrigeren Durchlasswiderstand RDS(on) und eine geringere Gate-Ladung QG. Durch die Stacked-FET-Technik entfallen außerdem die parasitären Induktivitäten, die sonst infolge der traditionellen Wire-Bond-Technik auftreten. Dies steigert die Schaltgeschwindigkeit und den Systemwirkungsgrad. Beide Designs wurden mit der gleichen Drossel sowie den gleichen Eingangs- und Ausgangskondensatoren bestückt und unter identischen Bedingungen getestet – mit 10 V Eingangsspannung, 1,8 V Ausgangsspannung und 300 kHz Schaltfrequenz.