DDR-SDRAM optimieren Speicher spart Strom

SoC-Entwickler versuchen ständig, mehr Funktionen in ihre Designs zu integrieren. Solche Bausteine erfordern typischerweise höhere Taktfrequenzen und damit auch schnelleren Zugriff und größere Bandbreite zum Speicher. DDR-SDRAM, der kosteneffektivste Off-Chip-Speicher, ist die erste Wahl, um die steigenden Bandbreitenanforderungen heutiger SoCs zu erfüllen.

Die Begrenzung der Verlustleistung ist ein primäres Anliegen bei mobile Geräten, da diese von Akkus betrieben werden. Obwohl die Batterietechnik ständig verbessert wird, steigen auch die Leistungsanforderungen durch den verstärkten Einsatz von Multitasking-Anwendungen. Diese erfordern eine größere Bandbreite zum DDR-SDRAM-Subsystem, was wiederum häufig zu höheren Taktfrequenzen führt, die abermals mehr Leistung erfordern.

Mobile Geräte sind nicht ständig im Einsatz, sodass das Power-Management zwei Ziele im Blick hat: Active-Power (Leistungsaufnahme während des Betriebs) und Standby-Power (Leistungsaufnahme wäh-
rend das Gerät eingeschaltet, aber nicht aktiv ist).

Aufgrund der Abhängigkeit sowohl von der Active- als auch der Standby-Power kommt in mobilen Geräten typischerweise Low-Power-SDRAM zum Einsatz, zum Beispiel LPDDR2 (Low-Power-DDR2) oder LPDDR3 (Low-Power-DDR3). Low-Power-DDR-SDRAM wurde entwickelt, um die Leistungsaufnahme im aktiven Betrieb zu reduzieren, etwa durch Umgehen des bei DDR2 und DDR3 eingesetzten parallelen Abschlusses.

Der Hauptfokus lag aber auf der Verringerung der Leistungsaufnahme im Standby-Modus, beispielsweise durch Umgehen der On-Chip-DLL bei DDR2 und DDR3. Standard-DDR3L-SDRAM (1,35-V-DDR3) verbraucht etwas mehr Leistung bei gleicher Betriebstaktfrequenz im aktiven Modus und ungefähr neunmal mehr Leistung im Standby-Modus, siehe Bild 1 und Bild 2.

Bei LPDDR2 und LPDDR3 unterstützen mehrere Features die Low-Power-Anforderungen mobiler Geräte, unter anderem die Absenkung der I/O-Versorgungsspannung, PASR (Partial-Array-Self-Refresh), sowie Deep-Power-Down. Die Entwickler mobiler SoCs nutzen diese und andere Eigenschaften zur Minimierung der Leistungsaufnahme in der SDRAM-Schnittstelle.

Absenken der I/O-Versorgungsspannung

Die Schaltleistung in CMOS-Chips ist direkt proportional zu C·U²·f. Darin sind C die Kapazität des schaltenden Knotens, U die Spannungsschwankung und f die Frequenz. Wenn die Spannungsschwankung U reduziert werden kann, besteht darin das größte Potenzial zur Verringerung der Leistungsaufnahme. Aus diesem Grund arbeiten LPDDR2- und LPDDR3-SDRAMs mit einer niedrigeren I/O-Versorgungsspannung (1,2 V) als DDR3-SDRAM (1,5 V) oder DDR3L-SDRAM (1,35 V).

Weil das gesamte SDRAM von einer einzigen Versorgung gespeist wird, führt die geringere I/O-Spannung auch zu einer niedrigeren Leistungsaufnahme im aktiven Betrieb bei gleicher Taktfrequenz. Weil die Daten in kleinen Kondensatoren gespeichert werden, erfordern SDRAMs in regelmäßigen Abstanden Refresh-Operationen, um die Datenintegrität ihrer Speicher-Arrays aufrechtzuerhalten.

Self-Refresh ist eine Betriebsart, in der das SDRAM in einen Low-Power-Zustand gebracht werden kann und seine eigenen Refresh-Anforderungen steuert. Dies geschieht, um die Integrität der gespeicherten Daten zu erhalten, ohne dass der Memory-Controller eingreifen muss. SDRAMs mit PASR-Unterstützung lassen das System bestimmen, ob es alle im SDRAM gespeicherten Daten erhalten muss oder ob lediglich ein Teil des gesamten Speichers aufzufrischen ist.

Da jede Refresh-Operation auch Leistung verbraucht, führt der Ausschluss von Teilen des SDRAMs vom Self-Refresh zu Einsparungen bei der Gesamtleistung. Sowohl LPDDR- als auch LPDDR2-SDRAMs unterstützen PASR. Mobile Geräte können ferner vom Deep-Power-Down-Befehl in Low-Power-SDRAMs profitieren. Entwickler setzen Deep-Power-Down ein, wenn der Speicher seine Inhalte nicht aufrechterhalten muss und wenn das System einen längeren Aktivierungszyklus als normal handhaben kann.

Im Deep-Power-Down-Modus kann der Low-Power-DDR-SDRAM-Baustein sämtliche interne Versorgung vom Inneren des SDRAMs trennen und weist so die geringste Leistungsaufnahme im Vergleich zu allen anderen Betriebsarten auf.

Leistungsaufnahme bei drahtgebundenen Systemen

Power-Management ist ein offensichtliches Problem bei mobilen Geräten, aber auch bei draht-gebundenen Anwendungen muss entsprechend Sorge getragen werden. Zu solchen Geräten gehören HD-Fernseher, Set-Top-Boxen, Computer sowie andere Geräte, deren Stromversorgung über das Stromnetz realisiert wird. Die Leistungsaufnahme beeinflusst drahtgebundene Consumerprodukte in zwei Bereichen: Kosten sowie nationale und/oder internationale Regeln, die durch Regulierungsbehörden wie »Energy Star« vorgegeben werden.

Energy-Star wurde von der US Environmental Protection Agency gegründet, um den Stromverbrauch von elektronischen Produkten zu reduzieren. Um konkurrenzfähig zu sein, müssen Consumerprodukte zu einem möglichst niedrigen Preis angeboten werden. Geräte mit höherer Leistungsaufnahme erfordern häufig aufwendigere Chipgehäuse, um die vom Halbleiter generierte Wärme abzuführen, und können darüber hinaus Kühlelemente wie Wärmeableitbleche oder Lüfter notwendig machen, wodurch die Kosten des Produkts beziehungsweise des Endsystems steigen.

Low-Power-DDR-SDRAM ist keine gute Option für nicht-mobile Konsumergeräte, da es teurer ist als normales DDR-SDRAM und typischerweise die Performance-Anforderungen nicht erfüllt. Aus diesem Grund verwenden drahtgebundene Geräte gewöhnlich normales DDR-SDRAM wie beispielsweise DDR3. DDR3-SDRAM unterstützt nicht so viele Energiesparmodi wie Low-Power-DDR-SDRAM, weil dessen Einsatzzweck typischerweise nicht derart sensitiv hinsichtlich Leistungsaufnahme ist wie der mobiler Geräte.

Hinzu kommt, dass DDR3-SDRAMs oft in Systemen mit 8 bis 16 Speicherchips eingesetzt werden, welche Funktionen wie On-Chip-DLLs und On-Die-Termination (ODT) erfordern, um der großen Anzahl der von einem einzigen Controller versorgten SDRAMs Rechnung zu tragen. DDR3-SDRAM unterstützt sowohl Active-Power-Down- als auch Precharge-Power-Down-Modi. Die On-Chip-DLL innerhalb des SDRAMs wird während des Pre-charge-Power-Downs deaktiviert und nimmt dadurch weniger Leistung auf als während des Active-Power-Downs, wenn die DLL nicht abgeschaltet ist.

Power-Management-Optionen für DDR-Subsysteme

Obwohl DDR-SDRAM-Power-Features zur Verringerung der Leistungsaufnahme von Speicher-Subsystemen beitragen können, sind die erzielbaren Einsparungen in der Regel nicht ausreichend, um konkurrenzfähig zu sein. Um das Power-Management eines DDR-Subsystems weiter zu verbessern, können SoC- und Systementwickler ihr Wissen darüber nutzen, wie ihr System auf das DDR-SDRAM zugreift.

Der beste Weg, die Leistungsaufnahme weiter zu senken, besteht darin, die Schnittstelle auf effizienteste Weise zu steuern. Entwickler können Power-Management-Techniken für den aktiven sowie den Standby-Betrieb auf DDR-SDRAM-Subsysteme anwenden. Diese Techniken sind sowohl bei mobilen als auch bei drahtgebundenen Anwendungen einsetzbar.

Um die ideale Power-Management-Struktur in einem solchen Subsystem zu ermitteln, sei an die Beziehung C·U²·f zur Bestimmung der Schaltleistung erinnert. Die Kapazität ist gewöhnlich fest; Daher liegt der Schwerpunkt auf der Einstellung der Spannung, die einen quadratischen Beitrag liefert, und der Frequenz, welche linear in die Leistung eingeht.

Der größte Verbraucher von Aktiv-Leistung ist die I/O-Schnittstelle, das während Schreib-operationen Befehle und Daten ausgibt und während Leseoperationen Daten empfängt. Entwickler können die Leistungsaufnahme durch Einsatz von DDR3L statt DDR3 reduzieren, sodass sich die Spannung von 1,5 V auf 1,35 V und dadurch auch die Leistungsaufnahme, wie in der Gleichung C·U²·f für die Aktiv-Leistung berechnet, verringert. Zusätzlich zum Senken der I/O-Spannung kann auch Skalieren der Frequenz die Aktiv-Leistung vermindern.

Treibende Kraft für mehr Performance ist unter anderem, dass Anwender nach immer mehr Funktionen in elektronischen Produkten verlangen. Weder sind alle diese Funktionen ständig in Aktion noch laufen sie oft gleichzeitig. Außerdem erfordern nicht alle diese Funktionen dieselbe Bandbreite bezüglich des SDRAM-Zugriffs. Ein Speicher-Subsystem kann konzeptionell mit »Intelligenz« ausgestattet werden, durch welche die Frequenzen abhängig von den Bandbreiten-Anforderungen der gerade laufenden Anwendungen manipuliert werden. Mittels Frequenzskalierung kann ein DDR-SDRAM-Subsystem die Aktiv-Leistungsaufnahme senken.

Tabelle 1 zeigt die Reduktion der Leistungsaufnahme bei verringerter Frequenz.

Betriebstaktfrequenz (MHz)
Leistungseinsparung (%)
1600
 
106633 %
80050 %
40075 %
20088 %
10094 %
50
97 %
Tabelle 1: Frequenzreduktion und potenzielle Verringerung der Leistungsaufnahme im aktiven Zustand

Frequenzskalierung kann entweder in Low-Power-DDR-SDRAM oder in normalem DDR-SDRAM implementiert werden, aber in Low-Power-SDRAM ist sie begünstigt durch das Fehlen einer internen On-Die-DLL.

Power-Management im Standby-Modus

Wenn ein Gerät eingeschaltet oder an der Stromversorgung angeschlossen ist, verbraucht es stets Leistung. Sogar wenn ein SoC das Lesen und Schreiben von und zum SDRAM beendet hat, verbraucht es weiter, wenngleich mit einer geringeren Rate. Die Verringerung dieser Standby-Leistung bildet den zweiten Bereich der Verlustleistungsreduktion und erfordert weitere Techniken zum Power-Management im System.

Eine Methode besteht darin, die Spannungsversorgung vom Chip und/oder von der SDRAM-Schnittstelle physikalisch zu trennen. Ist diese Option praktikabel, muss das System so konzipiert werden, dass es ein kontrolliertes und rasches Schalten der Versorgung ermöglicht. Außerdem muss das System derart beschaffen sein, dass es dort weiterarbeitet, wo es abgeschaltet wurde. Solche Ansätze lassen sich ohne Unterstützung durch den DDR-Controller und -PHY (Physical Layer) nicht nutzen.

SoC-Entwickler müssen den Bandbreitenbedarf jeder SoC-Anwendung verstehen und dann diese Verfahren anwenden, um ein System mit geringerer Leistungsaufnahme zu entwerfen. Beispielsweise müssen bei der Frequenzskalierung DDR-Controller und -PHY in der Lage sein, miteinander zu kommunizieren, um die gewünschten Frequenzübergänge zu bewerkstelligen. Ebenso müssen, wenn die Abschaltung der Systemversorgung vorgesehen ist, Controller und PHY unter Berücksichtigung dieser Funktionen entwickelt werden sowie über geeignete Handshake-Mechanismen verfügen, um den ordnungsgemäßen Betrieb der gesamten DDR-SDRAM-Schnittstelle in allen verschiedenen Modi zu gewährleisten.

Es ist dabei nicht ausreichend, dass der Entwurf von DDR-Controller und -PHY die verschiedenen Betriebsarten berücksichtigt. Vielmehr sind DDR-Controller und -PHY so zu entwickeln, dass ihr Zusammenspiel reibungslos funktioniert. Dies ist gewöhnlich nur dann der Fall, wenn ein vollständiges DDR-Schnittstellen-IP-Subsystem von einem einzigen Anbieter bereitgestellt wird und der Speichercontroller mit dem PHY interagieren kann.

Es gibt weitere Möglichkeiten beim Power-Management, die dann am besten zum Tragen kommen, wenn ein vollständiges, integriertes DDR-Subsystem Verwendung findet. Sind DDR-Controller und -PHY eng integriert, können die Kenntnis über das SDRAM und die Fähigkeit zur Vorausschau im Controller genutzt werden, um die Leistung im PHY zu steuern. Dies geschieht, indem bestimmte Funktionen und Möglichkeiten des PHY zum richtigen Zeitpunkt aktiviert oder deaktiviert werden. Die auf diese Weise erzielbaren zusätzlichen Leistungseinsparungen lassen sich am besten realisieren, wenn die gesamte Lösung von einem einzigen IP-Anbieter kommt.

Über den Autor:

Graham Allan arbeitet als Senior Product Marketing Manager für DDR-PHYs bei Synopsys.