Designtools / FinFET-Design Parasitärextraktion für fortgeschrittene FinFET-Technologien

Bild 1: Herausforderungen für modernste Prozesstechnologien und FinFET-Designs.
Bild 1: Herausforderungen für modernste Prozesstechnologien und FinFET-Designs.

Die Parasitärextraktion ist ein kritischer Schritt im Design-Signoff-Flow. Dabei werden aus geometrischen Informationen, wie Leiterbahnen oder Komponenten-Geometrien, elektrische Eigenschaften abgeleitet. Im Zusammenspiel mit Analyse-Technologien gewährleistet sie die Spezifikationskonformität.

Parasitärextraktions-Tools helfen den Entwicklern zu verstehen, welchen Einfluss die physikalische Implementierung auf das Verhalten ihrer zunächst als ideal angenommenen Schaltung nimmt. Dies erfolgt mittels Layoutanalyse und Berechnung der (meist) unerwünschten parasitären Widerstände, Kapazitäten und möglicherweise auch Induktivitäten; diese entstehen mit den Bauteilverbindungen über die Leiterbahnen in mehreren Leiterplattenschichten.

Mit den Resultaten wird Folgendes berechnet:

  • die Signalausbreitung, zur Sicherstellung der für eine korrekte Chipfunktion notwendigen Timings,
  • die Übertragung der Störungen zwischen den Komponenten,
  • den Spannungsabfall (IR-Drop) auf längeren Versorgungsleitungen, zur Gewährleistung der Versorgung des Chips. Bei modernen Prozesstechnologien mit hoher Integrationsdichte und niedrigen Versorgungsspannungen ist dies besonders kritisch.
  • das Verhalten der Bauteile im fertigen Chip.