Rechenleistung satt NXPs i.MX8-Familie macht ARM glücklich

Bis zu acht ARM-CPUs verbunden mit DSP,Video-Engine und GPU sollen bei Single-Board-Computern, Industrie-HMIs und Maschine-Vision-Anwendungen eine Alternative zu Intel-basierten Lösungen darstellen. Dank Nutzung eines neuen FDSOI-Fertigungsprozesses hält sich der Energiebedarf dabei sehr in Grenzen.

Über die Baureihe »i.MX-8« wurde schon viel geschrieben, tatsächlich handelt es sich jedoch um zwei Familien mit unterschiedlichen Zielapplikationen und vor allen Dingen mit zwei unterschiedlichen Chip-Fertigungen.

Die i.MX8M-Familie wird »konventionell« bei TSMC in einem 28-nm-HPC-Prozess gefertigt und nimmt im Normalbetrieb zwischen 2 W und 3 W Leistung auf. Dies liegt vor allen Dingen daran, dass als CPUs ausschließlich ARMs Cortex-A53 in einer Single-, Dual- oder Quad-Core-Konfiguration, unterstützt von einem Mikrocontroller-Core des Typs Cortex-M4, eingesetzt werden (Tabelle). Letzterer soll mit seinen kleinen Interrupt-Latenzzeiten kleine Workloads und vor allen Dingen deterministische I/O-Operationen abarbeiten. Der A53 ist ARMs 64-bit-ARMv8-Low-Power-Arbeitspferd und wurde ursprünglich schon im Jahr 2012 für »Little«-Cluster in Little.Big-Konfigurationen bei Smartphones entwickelt. Er ist vergleichsweise energieeffizient, im Vergleich zum 32-bit-A7 ist allerdings insbesondere die Quad-Core-Konfiguration überraschend schlecht. Messungen haben ergeben, dass er rund 75 % mehr Siliziumfläche belegt und bis zu 122 % mehr Leistung aufnimmt als der A7. Da seine Rechenleistung jedoch ebenfalls deutlich höher ist als die vom A7, liegt die Energieeffizienz im Schnitt nur 15 % darunter.
Da NXP den Cortex-A7 ebenfalls schon lange lizensiert hat, ist somit die absolut höhere Rechenleistung des A53 sowie die moderne 64-bit-Architektur ARMv8 das Entscheidungskriterium gewesen. Neben zahlreichen Consumer-Anwendungen soll der i.MX8M auch für Digital-Signage- und Machine-Vision-Systeme sowie bei der Verarbeitung von Sensor-Daten zum Einsatz kommen. Das Bild zeigt das Blockdiagramm, zu dessen einzelnen Elementen wir später noch kommen werden.
Die eigentliche i.MX8-Familie ohne das Anhängsel »M« wird dagegen in Samsungs 28-nm-FDSOI-Prozess gefertigt. Die vollständige Verarmung der Ladungsträger im Kanal sorgt hierbei für deutlich geringere Leckströme, dynamische Stromaufnahme und Soft-Error-Raten als ein herkömmlicher planarer Transistor, die Kosten für das Subtrat sind jedoch höher. Der andere Nachteil dieses einzigartigen Prozesses ist die Tatsache, dass die Massenproduktion erst sechs Monate nach dem i.MX8M ausgenommen werden kann (Tabelle). Die kleinste Variante »Quad« hat ebenfalls wie der größte i.MX8M vier Cortex-A53, jedoch statt einem gleich zwei Cortex-M4 und, noch wichtiger, als Differenzierungsmerkmal eine Dual-Core-GPU und eine breitere Speicherschnittstelle. Dank FDSOI-Fertigung nimmt der Chip im typischen Betrieb aber nur 500 mW mehr auf als der i.MX8M Quad.
Die beiden größeren Varianten spielen was die Rechenleistung angeht in einer ganz anderen Liga. Zusätzlich implementierte NXP hier noch einen bzw. sogar zwei CPUs des Typs Cortex-A72, die zum Zeitpunkt des Designstarts die Größten aus dem Hause ARM waren, der Cortex-A73 kam leider zu spät. Dass bei 1,5 GHz Taktfrequenz dennoch die Gesamtleistungsaufnahme nicht über 5 W oder 6 W klettert, ist der FDSOI-Fertigung geschuldet. Die i.MX8-SoCs sollen die Anwendungen adressieren, für die die i.MX8M-Derivate einfach zu schwach sind, wie z.B. industrielle HMIs, Single-Board-Computer oder im Automobil Infotainment-Systeme und Head-Up-Displays.