Globalfoundries Alternative FD-SOI: Preiswerte Alternative zu FinFET

Geht es um maximale Rechenleistung und Energieeffizienz, führt an teuren FinFET-Chips kein Weg vorbei. Halbleiter für kostensensitive Anwendungen müssen sich mit 28-nm-Planartechnik begnügen. Globalfoundries FD-SOI-Fertigung könnte für diese Produkte ein Ausweg aus der Kostenfalle sein.

Die Vorteile schrumpfender Fertigungsgeometrien sind hinreichend bekannt, seit Intels Ex-CEO Gordon Moore sie am 19. April 1965 in seinem berühmtem Paper in der Zeitung »Electronics« nannte. Seinerzeit war Moore noch Entwicklungschef bei Fairchild Semiconductor, seine Thesen sind hinreichend unter dem Namen »Mooresches Gesetz« bekannt [1]. Bedauerlicherweise ist die Silizium-Technologie mittlerweile jedoch an einem Punkt angekommen, wo für Bulk-Silizium ein weiteres Schrumpfen der Fertigungsgeometrien ohne kostspielige Tricks nicht mehr möglich ist, ohne eine Leckstromexplosion hervorzurufen. Als Gegenmaßnahme führte Intel in der Massenfertigung zuerst gestrecktes Silizium ein, dann High-K/Metal-Gates und zuletzt dreidimensionale Transistoren (FinFETs), die über Server- und PC-Prozessoren mittlerweile auch – adaptiert von TSMC und Samsung – in Handy-SoCs Einzug gehalten haben.

Für kostensensitive Halbleiter gibt es jedoch ein großes Problem: Bereits ein Wafer in 20-nm-Planar-Transistor-Technik ist teurer als einer in 28-nm-Technik und bei FinFETs in 16-nm- oder 14-nm-Technik sind die Kosten weiter gestiegen. Außerdem sind zunehmend mehr Belichtungsschritte erforderlich (Double-Patterning, in einigen Schichten wird ab 10 nm Quadruple-Patterning notwendig sein). Doch für einige Märkte sind die damit einhergehenden Kostensteigerungen nicht mehr hinnehmbar. Die Folge: Halbleiter sind auf unbestimmte Zeit in 28-nm-Technolgie gefangen, Fortschritte bezüglich Rechenleistung und Energieeffizienz entfallen. Was tun?

Mit FD-SOI bietet der Auftragsfertiger Globalfoundries eine Silizium-auf-Isolator-Technologie an, bei der eine sehr dünne Oxidschicht unterhalb des Transistors eingebracht ist (Bild 1). Eine Dotierung im Ladungsträgerkanal wird nicht benötigt. Da zusätzlich mit geringeren Versorgungsspannungen gearbeitet werden kann als bei Bulk-Silizium, ist auch die Leistungsaufnahme im aktiven Modus reduziert.

Was die Kosten angeht, bewegt sich der 22FDX genannte 22-nm-FD-SOI-Prozess im Bereich einer 28-nm-Fertigung mit HKMG (High-K/Metal-Gate). Dies ist zwar teurer als ein 28-nm-LP-Prozess ohne HKMG, aber deutlich günstiger als ein 16-nm-FinFET-Prozess; schon deshalb, weil weniger Prozessschritte zum Ausbilden einer 3D-Transistor-Struktur und weniger Double-Patterning benötigt wird. 22FDX passt daher primär gut zu IoT-Anwendungen, bei denen es um minimale Leistungsaufnahme und Kosten geht.

SOI ist alles andere als Neu

Die ersten Prozessoren auf Basis von SOI stammen aus dem Jahr 2000, IBM brachte sie in die Massenfertigung. Im Jahr 2003 begann AMD mit der Fertigung seiner x86-Prozessoren, seinerzeit auf 130 nm bis 32 nm. Mit dem 28-nm-»Kabini« wurde dann auf TSMCs Bulk-Fertigung umgestellt. IBM verwendete SOI auch für ASICs u. a. für die Spielkonsolen Playstation 3, Xbox 360 und Wii.

Ein SOI-Wafer unterscheidet sich von einem herkömmlichen Bulk-Silizium-Wafer dadurch, dass er eine ca. 50 nm dicke Isolationsschicht in Form von Silizium-Oxid enthält, auf der dann zum Abschluss noch eine ca. 150 nm dicke Silizium-Schicht aufgebracht wird. Anschließend werden in den Halbleiterfabriken von TSMC, Samsung oder wo auch immer in üblicher Weise die Strukturen der Transistoren gebaut. Führender Hersteller für SOI-Wafer ist die französische Firma Soitec, die sich das Prozess-Know-how teuer bezahlen lässt: In der Branche munkelt man über Wafer-Preise von rund 500 Dollar, ein Bulk-Silizium-Wafer ist für rund 130 Dollar erhältlich ist.

Neben den Leckströmen reduziert SOI auch die »Kurzkanaleffekte«. Weitere Vorteile sind:

  • Sehr kleine Raumladungskapazitäten um Source und Drain
  • Kein Substratsteuereffekt
  • Immunität gegen »Soft Errors«
  • »Latch up«-Effekt fehlt