TechCon 2017 ARMs Entwicklerkonferenz im Zeichen der Security

ARMs TechCon 2017 im kalifornischen Santa Clara stand im Zeichen von Software und Security für das IoT, daneben gab es aber auch Vorträge von den Top-Foundries Intel und Samsung und natürlich technische Sessions bis zum Abwinken. Eine Zusammenfassung der Keynotes finden Sie in diesem Artikel.

ARMs CEO Simon Segars (Bild 1) forderte die Branche auf zusammenzurücken, um das Thema Sicherheit in einer vernetzten Welt anzugehen, ein Thema, das für die positiven Auswirkungen des Internets der Dinge essentiell sei: »Cybersicherheit ist derzeit ein Chaos, wenn Sie mich fragen. Wenn wir nichts tun, wird es noch schlimmer«, sagte Segars. »Wenn alles eine IP-Adresse hat, wenn alles verbunden ist, kann alles gehackt werden.«


Segars unterstützt damit eine wachsende Anzahl von Branchengrößen, die neue Software- und Hardwaretechnologien fordern, um die Risiken von Hacking und anderen Formen von Cyberattacken zu reduzieren, welche die Industrie schon heute jedes Jahr Milliarden Dollar kosten. Die Sicherheitsbedrohungen werden immer größer, da das IoT, das bereits Milliarden an vernetzten Geräten umfasst und in den kommenden Jahren noch um mehrere zehn Milliarden erweitert werden soll, immer mehr Gestalt annimmt.

ARM selbst hat zur TechCon ein »Security Manifesto« genanntes Whitepaper veröffentlicht, das die Risiken von Cyberattacken und die Verantwortung der Technologiebranche untersucht. Segars forderte die Technologiefirmen auf, mehr Verantwortung für die Sicherheit ihrer Produkte zu übernehmen und einen »digitalen Sozialvertrag« für die Verbraucher zu unterzeichnen. »Wir müssen die Verantwortung für die Produkte übernehmen, die wir bauen.«

Segars erteilte auch dutzenden Software-Firmen, die immer noch behaupten, mit reinen Software-Lösungen hinreichende Security bereitstellen zu können, eine klare Absage: »Ich glaube, dass Sicherheit nicht nur ein Softwareproblem ist, die zugrunde liegende Hardware ist essentiell.« Er warnte auch davor, dass Sicherheit nicht »ein Problem ist, das einmal für immer gelöst werden kann“, sondern dynamisch verbessert werden muss, wenn sich Hacker an neue Security-Methoden anpassen und neue Wege von Angriffen beschreiten. Im Sicherheitsmanifest sagte Segars, dass sich Hacker schneller als Produkthersteller weiterentwickeln können, also müsse der Ansatz »vorausschauend, flexibel und belastbar« sein

Im Anschluss an seine Keynote kam Mary Aiken zu Segars auf die Bühne, eine Cyberpsychologin an der Universität Dublin und Beraterin des European Cyber Crime Center (Bild 2). Aiken betonte die Wichtigkeit individueller Verantwortung und die Notwendigkeit, »gute digitale Hygiene« aufrechtzuerhalten, um die Sicherheit zu gewährleisten. »Wir wollen, dass die Menschen, letztlich in ihrem Verhalten, klüger sind als ihre Smartphones“, sagte Aiken.


Drei neue Produkte und eine Architektur für Security 

Mit der Veröffentlichung eines Architekturstandards und drei neuen Produkten, die bei der Umsetzung helfen sollen, will ARM die Sicherheit im Internet der Dinge erhöhen. Das neue IP beinhaltet eine sichere Firmware, einen programmierbaren Sicherheitskern und einen sicheren Debugging-Kanal, wie CTO und Firmengründer Mike Muller in seiner Ansprache erläuterte (Bild 3).


ARMs Platform Security Architecture (PSA) umfasst eine Reihe von Hardware- und Software-Spezifikationen, die auf einer Analyse mehrerer IoT-Anwendungsfälle beruhen. Sie zielen zunächst auf Cortex-M-Geräte ab und enthalten Implementierungsbeispiele, die noch vor April 2018 unter einer Open-Source-Lizenz kostenlos veröffentlicht werden.

Desweiteren kündigte ARM einen CryptoIsland-300 genannten programmierbaren Sicherheitskern an, der die im letzten Jahr angekündigte CryptoCell mit festem Funktionsumfang erweitert. Der SDC-600 ist IP, um einen sicheren Debug-Kanal zu implementieren, den Benutzer mit einem kryptographischen Zertifikat aus- oder einschalten können. Darüber hinaus ist Trusted Firmware-M die erste sichere Firmware von ARM speziell für Mikrocontroller.

Diese Ankündigungen erfolgten ein Jahr, nachdem ARM seine ersten beiden Cortex-M-Cores der neuen Architektur ARMv8-M vorgestellt hat, welche die sichere Ausführungsumgebung TrustZone und das zugehörige IP implementieren [1].


Mbed wächst weiter 

Seitens der Software soll die kostenlose Mbed-Software helfen, mit Cortex-M-CPUs ein sicheres IoT zu gestalten. Für den Stand von heute gaben selbst ARM-Mitarbeiter zu, dass Mbed in vertikalen Märkten noch keine hinreichende Durchdringung gefunden hat. ARM wird daher seine Mbed-Software-Suite um ein Framework von Modulen für Gateways im Internet der Dinge mit der Bezeichnung Mbed Edge erweitern. Dies ist wohl gerade im Hinblick auf die rivalisierende x86-Architektur von Intel sinnvoll, die ja bekanntlich im Bereich der Gateways sehr stark ist. 

Das erste Mbed-Edge-Produkt wird ein Protokollübersetzungsmodul sein, das vor Ende 2017 verfügbar sein soll. Von anderen Modulen wird erwartet, dass sie einen sicheren Bootvorgang, Over-the-Air-Softwareaktualisierungen und eine sichere Zertifikatsauthorisierung ermöglichen. Die Software selbst und Unterstützung bei der Integration in bestehende OEM-Stacks ist kostenlos. ARM erhebt jedoch Gebühren für Dienste wie die Bereitstellung sicherer Schlüssel. Es werden auch hybride Software-Stacks unterstützen. Da es heterogene Topologien, Gateways und Prozessoren gibt, kann mbed Edge auf verschiedene Gateways portiert werden.

Mbed Edge ist eine Erweiterung von ARMs Mbed-OS, einem Echtzeitbetriebssystem für IoT-Endknoten, das im Oktober 2014 vorgestellt wurde. Mbed OS ist speziell in China mittlerweile sehr verbreitet. Die wachsende Anzahl von Mbed-Modulen wird auch zur Integration in Betriebssysteme wie FreeRTOS verfügbar sein. ARM geht jedoch noch weiter, indem man neben dem OS-Kernel eine Reihe integrierter Sicherheits- und Kommunikationsmodule bereitstellen und pflegen werde. Schon im letzten Jahr erweiterte ARM mbed um Module zur Verbindung von Endknoten mit Cloud-Diensten.


Hardware-Skalierung bis 2 nm 

Neben der Software gab es aber auch eine nur 10-minütige Keynote zur Hardware, gehalten von ARMs Fellow Greg Yeric (Bild 4), der auch schon auf diversen IEEE-Konferenzen als Keynote-Sprecher in Erscheinung trat. Er sieht das Ende der traditionellen Halbleiterskalierung innerhalb von 6-8 Jahren mit einem 2-nm-Knoten erreicht, der durch EUV ermöglicht wird. Dies gilt allerdings nicht für DRAMs, die laut Yeric gegen eine Wand laufen - die »gruseligsten« Aussichten am Horizont. 

In nicht allzu ferner Zukunft könnten laut Yeric bis zu vier 3D-Technologien eingesetzt werden, die alles von Packages und Chips bis hin zu Transistoren stapeln. Dieser 3DIC-Ansatz ist jedoch mit heutigen Design-Tools nicht zu realisieren.

Auf lange Sicht hat eine Flut neuer Materialien größere Veränderungen begünstigt, sagte er und ging eine Liste von mehr als einem Dutzend durch u.a. die Speicher MRAM, PCM und RRAM bis hin zu einem SoC unter Verwendung von Kohlenstoff-Nanoröhrentransistoren.

Intel neuer »bester Freund« von ARM

ARM kündigte auf der TechCon an, dass es seine Partnerschaft mit dem Foundry-Geschäft von Intel ausbauen wird, um IP zu entwickeln, die auf den 22-nm-FinFET-Prozess des x86-Riesen zugeschnitten ist. ARM wird dazu IP liefern, damit ein Cortex-A55 im sogenannten 22FFL-Prozess [2] bis zu einer Taktfrequenz von 2,35 GHz oder bis zu 0,45 V Versorgungsspannung herunter betrieben werden kann. ARM unterstützt Intel bereits bei der Entwicklung eines Testchips, der noch vor Jahresende in einem 10-nm-FinFET-Prozess von Intel gefertigt wird. Dieses Cortex-A-SoC der nächsten Generation (vermutlich ein Cortex-A75 [3]) soll mit 3,5 GHz getaktet und mit 0,5 V versorgt werden und nur 0,25 mW/MHz aufnehmen. Man kann es kaum glauben, aber sowohl Intel als auch ARM beschworen die »große Freundschaft« beider Unternehmen, das sah bis zum Rückzug von Intel aus dem Mobilgeräte-Geschäft ja noch ganz anders aus.

Intel selbst zeigte eine Roadmap, die erstmals im September auf einer Veranstaltung in Peking vorgestellt wurde und enthüllte mehr Details als je zuvor über seine Foundry- und IP-Pläne. Dieser neue Grad der Offenheit ist für Intel neu, aber entscheidend für den Aufbau eines Foundry-Geschäfts. Intel hat drei Weiterentwicklungen für seinen 22FFL-Prozess [4] in 10-nm-Geometrie geplant (Bild 5).

Neben Intel durfte auch Samsungs Foundry-Geschäft seine Roadmap präsentieren. (Bild 6). Auf Basis des 14-nm-FinFET-Prozesses hat die Foundry einen geschrumpften 11-nm-Prozess vorgestellt (2018 verfügbar), vom 10-nm-Prozess leitet sich der geschrumpfte 8-nm-Prozess (2017 verfügbar) ab. Die Shrink-Versionen unterscheiden sich vor allem darin, dass eine der über zehn Verdrahtungsebenen dieser ICs einen engenen Pitch hat. Es handelt sich also ausschließlich um Veränderungen im Back-End-of-Line-Teil des Prozesses. Daraus ergibt sich eine um 10 Prozent kleinere Chipfläche und eine um bis zu 15 Prozent höhere Taktfrequenz. Dabei besteht die weitgehende Kompatibilität zu den Ausgangsprozessen, weil sich die Front-End-Of-Line-Rules ja nicht ändern. So lassen sich alle für die Ausgangsprozesse entwickelten IPs von kleinen Anpassungen abgesehen auch für die ShrinkProzesse nutzen. Der 8-nm-Prozess wird der letzte sein, für den Samsung noch in den kritischen Schichten die traditionelle Lithografie verwendet.

Durch Triple- und Quadruple-Patterning wurde die Zahl der Masken und Prozessschritte derart in die Höhe getrieben, dass aus wirtschaftlichen Gründen der Übergang zur EUV-Technik auf der 7-nm-Ebene zwingend sein wird. Double, Triple- und Quadruple-Patterning sind dann nicht mehr erforderlich.

Die begrenzte Leistungsfähigkeit der Laserquelle war eine der Hauptursachen dafür, dass die EUV-Technik bisher nicht auf den Durchsatz an Wafern kam, der für die wirtschaftliche Fertigung akzeptabel gewesen wäre. Viel länger als ursprünglich gedacht erwies sich die Laserquelle resistent gegen Verbesserungsversuche. Nun aber konnte die Leistung der Laserquelle auf 250 W erhöht werden. Die Ausbeute von 256-MBit-SRAM-Test-Chips liegt laut Samsung bereits bei fast 80 Prozent. Einen weiteren neuen Schritt geht Samsung dann mit der Gate-All-Around-Technik auf der 4-nm-Ebene. Den entsprechenden LPP-Prozess will das Unternehmen 2020 hochfahren.

Parallel zu den FinFETs entwickelt Samsung die FD-SOI-Prozesse. Den 28-nm-Prozess hatte Samsung von ST lizensiert. 2018 folgen embedded MRAMs (eMRAM). Für 2019 ist 18-nm-FD-SOI geplant.