Cadence/Teranetics: Ethernet-Chip auf X-Architecture-Basis

Cadence und Teranetics arbeiten zur Zeit gemeinsam an der Implementierung eines auf der »X Architecture« basierenden 10 Gigabit Ethernet (10GBASE-T) Chips von Teranetics.

Durch den Einsatz der X-Architecture-Technologie erhofft sich Teranetics einen deutlich geringeren Stromverbrauch des Chips. Die X-Architecture bietet erstmals die Möglichkeit, dass die Interconnect-Verbindungen in den Chips, neben der konventionellen rechtwinkeligen Manhattan-Struktur, auch durchgehend diagonal ausgerichtet werden können. Dadurch lassen sich kürzere Verbindungen realisieren und außerdem werden weniger Vias (Durchkontaktierungen zwischen den Verdrahtungsebenen) benötigt, was sich positiv auf die Chipfläche, Leistung und Stromverbrauch auswirkt.