ARM Call for Papers

Konferenz für ARM-Systementwicklung
Konferenz für ARM-Systementwicklung

Die große Konferenz für ARM-Systementwicklung am 11. und 12. Juli 2012 in München bietet Entwicklern die Gelegenheit, sich detailliertes Wissen über die aktuellen Cortex-Architekturen anzueignen, die mittlerweile zum Industriestandard avanciert sind.

Ausführliche Informationen:
www.arm-entwicklerkonferenz.de

iPad 3 Teardown & Light+Building

Intel-Prozessor im Smartphone
Intel-Prozessor im Smartphone

Mit dem Lava Xolo X900 gibt es erstmals ein Smartphone, das auf einem Atom-Prozessor von Intel basiert. Kann das mit ARM mithalten? Wir haben das untersucht.

Der kleinste 32-bit-Core der Welt
Der kleinste 32-bit-Core der Welt

Mit dem Cortex-M0+ hat ARM im März den kleinsten 32-bit-Core der Welt vorgestellt. Wir haben ihn uns einmal genauer angeschaut.

Was bringen Quad-Cores in Smartphones?
Was bringen Quad-Cores in Smartphones?

Der Tegra-3 von Nvidia ist der erste Quad-Core-Prozessor für Smartphones und Handys - ganz aktuell im neuen Galaxy S3. Doch bringen vier Kerne im Smartphone überhaupt etwas?

Reingeschaut: Das Galaxy Nexus
Reingeschaut: Das Galaxy Nexus

Ein Blick in dass Innenleben des gemeinsam von Google und Samsung entwickelten Smartphones.

Entwicklungstools zum Download
Entwicklungstools zum Download

Zahlreiche Hersteller bieten im Netz Online-Tools, zeitlich begrenzte Testversionen oder ganze Programmme zum Download an. Wir haben eine kleine Auswahl davon zusammengestellt.

Produkte des Jahres 2012

Events

Marktübersichten Bauelemente

Bauelemente-Marktübersichten

Electronic WebLessons

Electronic WebLessons
Electronic WebLessons

Die Electronic WebLessons vermitteln multimedial aufbereitet Basiswissen zum Thema Elektronik. Hier können Sie ihr Praxiswissen auffrischen oder sich die Grundlagen der Elektronik neu aneignen.

10. Oktober 2011
NTC-Thermistoren

Lebensretter für Leistungshalbleiter

NTC-Thermistoren, die sich in Leistungshalbleiter integrieren lassen, eignen sich als zuverlässige Temperaturüberwachung und schützen auf diese Weise elektronische Systeme vor kostspieligen Ausfällen. Damit diese Messfühler auch möglichst genau arbeiten, mussten bestehende Baureihen gezielt weiterentwickelt und auf den Fertigungsprozess der Leistungshalbleiter abgestimmt werden.

Von David Connett

Anzeige

NTC-Widerstand ist nicht gleich NTC-Widerstand: So gibt es unter anderem konventionelle keramikbasierte Heißleiter, die als NTC-Thermistoren (Negative Temperature Coefficient) zur Temperaturmessung verwendet werden. Die Firma Epcos beispielsweise produziert diese seit Jahren in bedrahteter Bauform oder als SMT-Bauelement in den üblichen EIA-Baugrößen wie 0402, 0603 oder 0805. Als Temperaturfühler kommen sie dabei sowohl in der Automobil- und Industrie-Elektronik ebenso zum Einsatz wie in Hauhaltsgeräten - sei es nun in Kühlschränken, Wasch- und Spülmaschinen oder Herden.

Kompakte oberflächenmontierbare NTC-Ausführungen werden als Übertemperaturschutz zunehmend auch in Leistungshalbleiter wie IGBT-Module integriert. Nachdem aber diese Bauteile nicht explizit für diesen Bedarf entwickelt worden sind, treten während der Fertigung der IGBT-Module bisweilen noch einige Schwierigkeiten auf:

Es muss sichergestellt sein, dass die Anschlüsse auf dem Halbleitersubstrat für den Löt- oder Klebeprozess als Pads ausgeführt sind.
Zwischen Substrat und NTC-Thermistor können erhöhte thermische Widerstände auftreten, falls das Bauelement nicht plan aufliegt.
Unterschiedliche Temperaturkoeffizienten von Substrat und NTC-Thermistor können zu Brüchen des Thermistors führen.
Thermischer und mechanischer Stress beim Umspritzungsprozess des Halbleiters können ebenfalls dazu führen, dass der Thermistor bricht.

Durch eine aufwendige und damit kostspielige Prozesstechnologie können diese Probleme teilweise gelöst werden, doch das Risiko der Bruchbildung lässt sich auch dann nicht vollständig ausschließen, wenn das Halbleitermodul in Betrieb ist. Epcos hat deshalb einen wafer-basierten Herstellungsprozess für Chip-NTC-Thermistoren entwickelt, der diese Fehlerquellen weitgehend ausschließt.

NTC-Wafer mit Träger
Epcos 
zoom
Bild 1. Kompletter NTC-Wafer mit Träger. Die Kontaktflächen -liegen in der vertikalen und nicht wie üblich in der horizontalen Ebene.

Bei NTC-Thermistoren aus Wafern (Bild 1) ist die Anordnung der elektrischen Kontaktierungen entscheidend: Sie ist in diesem Fall horizontal und nicht vertikal. Im Gegensatz zu konventionellen SMT-Ausführungen liegen sie nicht an den Seiten des Bauelements, sondern auf der Ober- und Unterseite. Dadurch wird mit dem unteren Anschluss ein direkter und sehr planer Kontakt auf dem Halbleitersubstrat sichergestellt.

Der obere Anschluss wird über konventionelles Bonden kontaktiert. Wahlweise sind die Kontaktflächen auch in vergoldeter oder versilberter Ausführung erhältlich, um bestmögliche Ergebnisse beim Bonden zu erzielen. Durch die vertikale Anordnung der Kontaktierung auf dem Substrat ist die Bruchgefahr deutlich reduziert. Und auch der Lötprozess erübrigt sich damit.  

Waferprozess ermöglicht engere Toleranzen

Ein weiterer Vorteil sind die geringen elektrischen und thermischen Toleranzen dieser NTC-Chip-Thermistoren. Erzielt wird diese Präzision durch eine spezielle Prozesstechnologie, die vorsieht, dass vor dem Vereinzeln der Bauelemente der Gesamtwiderstand des Wafers bezogen auf eine Nenntemperatur von 100 °C bestimmt wird. Aufbauend auf diesem Richtwert wird dann die Größe der zu vereinzelnden Thermistoren ermittelt. Die Maßnahme stellt zudem sicher, dass das Toleranzfeld der einzelnen Bauelemente sehr eng bemessen ist.

Temperatur-Toleranzkurven typischer NTC-Chip-Thermistoren
Epcos 
zoom
Bild 2. Dargestellt sind oben die Widerstands- und unten die Temperatur-Toleranz- kurven typischer NTC-Chip-Thermistoren, bezogen auf Nenntemperaturen von 25 °C und 60 °C.

Bild 2 (links) dokumentiert exemplarisch die Toleranzkurve für den Widerstand, bezogen auf die Nenntemperaturen von 25 °C und 60 °C; rechts ist die Toleranzkurve für die Temperatur dargestellt, ebenfalls bezogen auf die beiden Nenntemperaturen. Die engen Toleranzen und die damit verbundene hohe Genauigkeit kommen den Anforderungen von Halbleiterherstellern entgegen. Nur so ist es möglich, dass die IGBT-Module bei Temperaturen betrieben werden, die sehr nahe an den zulässigen Höchstwerten liegen.

Wichtig für die Genauigkeit eines NTC-Thermistors sind sein B-Wert und dessen Toleranzen. Der B-Wert gibt allgemein die Steigung der RT-Kurve an. Je geringer die Toleranzwerte des B-Werts sind, umso höher ist die Genauigkeit der Messung.

Welche Auswirkungen der B-Wert auf die Genauigkeit der Messung hat, zeigt Bild 3. Verglichen werden hierbei ein konventioneller SMD-NTC-Thermistor der Baugröße 0603 mit einer Nenntemperatur von 25 °C (3 % B-Wert-Toleranz; 5 % Toleranz bei R25) sowie ein Chip-NTC-Thermistor mit einer Nenntemperatur von 100 °C (1 % B-Wert-Toleranz; 3,5 % Toleranz bei R100). Die Grafik zeigt, dass letzterer eine wesentlich engere und damit bessere Toleranz aufweist.

Messtoleranz des Chip-NTC-Thermistors
Epcos 
zoom
Bild 3. Bei Temperaturen von 120 °C, die für Halbleiter kritisch sind, weist der Chip-NTC-Thermistor eine Messtoleranz von ±1,5 K auf. Die SMD-Variante ist mit einer Streubreite von ±5 K behaftet.

In der Praxis bedeutet dies, dass ein mit einem SMD-NTC-Thermistoren ausgerüstetes IGBT-Modul spätestes bei einer gemessenen Temperatur von 120 °C abgeschaltet werden muss, da die tatsächliche Temperatur wegen der Toleranz von ±5 K bereits den für die Sperrschicht kritischen Wert von 125 °C erreicht haben kann. Andererseits kann die Temperatur auch erst bei 115 °C liegen, und doch ist eine Abschaltung notwendig. Außerdem muss bedacht werden, dass die meisten SMD-NTC-Thermistoren durch den Lötprozess mit einer Widerstandsdrift bis ±3 % behaftet sind und damit die Messgenauigkeit noch weiter abnimmt.

Anders beim Chip-NTC-Thermistor: Wegen der engen Toleranz von ±1,5 K bei 120 °C ist eine Abschaltung hier erst bei 123 °C erforderlich. Das Beispiel zeigt deutlich, dass sich IGBT-Module dank Chip-NTC-Thermistoren bis sehr nahe an die Leistungsgrenzen und damit besser nutzen lassen. Letztendlich entfällt dadurch eine sonst aus Sicherheitsgründen nötige und kostspielige Überdimensionierung der Halbleiter. Module können somit kleiner und kostengünstiger ausgelegt werden.

Die momentan verfügbaren Chip-NTC-Thermistoren sind für den Betrieb bei Temperaturen bis 155 °C ausgelegt, eine Erweiterung der maximalen Arbeitstemperatur auf 175 °C ist möglich. Folglich werden sich die neuen NTC-Widerstände auch für neueste Halbleitergenerationen auf Siliziumcarbid-Basis eignen. Darüber hinaus können die B-Wert-Toleranzen auf 0,5 % eingeengt werden.

Der Autor:

David Connett
war nach seiner Ausbildung bei mehreren Elektronikfirmen tätig. 1986 wechselte er zu Siemens und bekleidetet hier mehrere Positionen, unter anderem das Produktmarketing keramische Bauelemente. Heute ist er bei TDK-EPC als Director IC Reference Design tätig.
david.connett@epcos.com