Mikroprozessoren

Neue Prozessor-Core-Familie von Mips

Bereits in den 90er Jahren wurden beim Design von Mikroprozessoren wie dem R10000 von Silicon Graphics superskalare Pipelines und Out-of-Order-Befehlsausführung genutzt, um die Rechenleistung zu steigern. Mit der Einführung des MIPS32-74K-Cores sind diese Eigenschaften nun auch in Prozessoren für Großserienprodukte verfügbar

Elektronik 

Vollbild

Das MIPS32-74K-Pipeline-Diagramm zeigt die beiden Pipelines ALU und AGEN für die Dual-Issue-Befehlsverarbeitung. In der Decodier- und Verteilungsstufe werden die Befehle zur Out-of-Order-Bearbeitung aufbereitet, bevor sie in der Abschluss-Pipeline wi

Schliessen

Elektronik

Das MIPS32-74K-Pipeline-Diagramm zeigt die beiden Pipelines ALU und AGEN für die Dual-Issue-Befehlsverarbeitung. In der Decodier- und Verteilungsstufe werden die Befehle zur Out-of-Order-Bearbeitung aufbereitet, bevor sie in der Abschluss-Pipeline wi

Mit dem neuen 74K präsentiert Mips Technologies einen Single-Core-Prozessor, der durch den Einsatz dieser Techniken sogar ohne Hardware-Multithreading eine höhere Rechenleistung erreichen kann als Multi-Core- Prozessor-Umgebungen, die auf dem populären 24K oder 24KE basieren, der mit zusätzlichen DSP-Erweiterungen ausgestattet wurde. Der Vorteil: Ein Single-Core-Chip ist einfacher zu entwickeln und erleichtert darüber hinaus dem Software-Entwickler die Arbeit.

Erhöhung der Taktfrequenz und architektonische Verbesserungen

Um einen höheren Durchsatz zu erreichen, setzte Mips die üblichen zwei Verfahren ein: Erhöhung der Taktfrequenz (1,04 GHz bei der geschwindigkeitsoptimierten Variante) und Verbesserungen auf der architektonischen und mikroarchitektonischen Ebene. Höhere Taktfrequenzen benötigen mehr Stufen in der Pipeline, um die Ausführungslogik pro Stufe reduzieren zu können. Die 17-stufige Pipeline des 74K übertrifft die neunstufige des 34K und die acht Stufen der 24K/24KE-Familie deutlich. Derzeit wird sie nur von wesentlich größeren Prozessoren für PCs oder Server übertroffen. Um die Rechenleistung weiter zu erhöhen, wurde die Dual-Issue- Fähigkeit (also die Fähigkeit, zwei Befehle gleichzeitig ausführen zu können) implementiert. Die Pipeline wurde jedoch nicht einfach symmetrisch verdoppelt, was bedeutet hätte, die gesamte Logik doppeln zu müssen, sondern asymmetrisch geteilt: Eine 17-stufige Pipeline für Lade-, Speicher und Sprungbefehle und eine weitere 16-stufige für alle anderen Integer- Operationen.

Eine optionale Gleitkommaeinheit (FPU) hat eine eigene Dual-Issue-Pipeline. In dieser Konstruktion benötigt jede Pipeline nur die Logik, um den eigenen Typ von Instruktionen abarbeiten zu können (Bild). Das Ergebnis sind schnellere und vor allen Dingen wirtschaftlichere Pipelines – ein kritischer Erfolgsfaktor für einen Embedded- Prozessor. Der einzige Nachteil dieses Designs besteht darin, dass Befehle der gleichen Art nicht parallel bearbeitet werden können. Hierfür wurde die Outof- Order-Befehlsausführung implementiert, die eine Abarbeitung von zehn beliebigen Befehlen aus dem Instruktionspuffer ermöglicht. Ein weiterer Vorteil der Out-of-Order-Befehlsausführung ergibt sich bei der Abarbeitung von bestehendem Code. Obwohl eine Recompilierung natürlich immer Vorteile bringt, ist die negative Auswirkung bei einer Out-of- Order-Maschine immer weniger relevant als bei einem In-Order-Prozessor. Für Mips war beim Design die Abwärtskompatibilität wichtig, weil viele Kunden Bibliotheken von Drittlieferanten verwenden, die – zumindest zum jetzigen Zeitpunkt – nicht in für den 74K recompilierter Form vorliegen. Tatsächlich zeigten Benchmarks mit Code, der für den 24K und dann für den 74K compiliert wurde, Rechenleistungsunterschiede im Bereich von teilweise unter 1 Prozent.

Neue DSP-Befehle für Video, VoIP und Sprache

44 neue Befehle hat Mips mit den Befehlserweiterungen „DSP Application- Specific-Extension (ASE) Release 2“ integriert. Das DSP ASE wurde erstmals im Jahr 2005 mit dem 24KE ausgeliefert und wird ebenfalls in den Multithread-Cores des Typs 34K bereitgestellt. Release 2 ist mehr als ein Upgrade, da der Befehlsumfang um mehr als 50 Prozent erweitert wurde, wobei viele der neuen Befehle auf Grund von Kundenanforderungen implementiert wurden. Erste Tests zeigen gegenüber dem 24KE eine mehr als 60-prozentige Beschleunigung bei der Ausführung von Signalverarbeitungs- Code, weitere 30 Prozent Beschleunigung werden durch die höhere Taktfrequenz in Verbindung mit der 17- stufigen Pipeline erzielt. Zeitkritische Schleifen („inner loops“) konnten bei internen Tests dank der Dual-Issue- Befehlsausführung um 26 Prozent beschleunigt werden. Die Herausforderung bei der Bereitstellung einer Rechenleistung wie im 74K besteht sicherlich darin, das gewünschte Strom-Budget nicht zu sprengen. Wie nicht anders zu erwarten, ist die Leistungsaufnahme des MIPS 74K höher als die von anderen 32-bit-Cores mit geringen Fähigkeiten. Besonders die zusätzliche Logik, die für die 17-stufige Pipline, die Dual- Issue-Fähigkeit und die Out-of-Order- Befehlsausführung benötigt wird, fordert ihren Tribut. Selbst bei Herstellung in einem 65-nm-Prozess nimmt der 74K mindestens eine Größenordnung mehr Energie auf als ein 32-bit- Prozessor der ARM7-, ARM9- oder MIPS-4K-Klasse. Dafür bietet der 74K gerade bei anspruchsvollen Anwendungen, die einen hohen Durchsatz erfordern, eine bessere Rechenleistung als die meisten anderen synthetisierbaren Prozessor- Cores. Verglichen mit dem potentiellen Hauptkonkurrenten, dem ARM Cortex-A8, dürfte sich die Leistungsaufnahme in ähnlichen Regionen bewegen.

Der 74K im Vergleich

Mit dem 74K beschreitet Mips einen Weg, den andere Hersteller bislang vermieden haben. Superpipelining, die Dual-Issue-Fähigkeit und Out-of-Order-Befehlsausführung wurden bislang als unverträglich mit der Anforderung an eine hohe Energieeffienz betrachtet. Daher weist der Cortex- A8 von ARM auch ein eher konservatives Design auf, mit wenigerstufigen, symetrischen Pipelines und strikter In-Order-Befehlsausführung. Trotz allem bedeutet der Cortex-A8 einen Meilenstein bezüglich der wachsenden Anforderungen gerade im Mobilfunkbereich, wo ARM bislang mit eher einfachen RISCCores erfolgreich war. Der Cortex-A8 soll laut ARM mit über 1,1 GHz laufen, wenn er in einem 65-nm-CMOS-Prozess gefertigt wird. Diese Geschwindigkeit wird allerdings – anders als beim 74K – nur unter speziellen Rahmenbedingungen erreicht, beispielsweise mit einer teilweise vorverdrahteten Version des Core in Verbindung mit einer speziellen High-Speed-Bibliothek von Artisan, einer im Jahr 2004 von ARM gekauften Software-Firma. Tatsächlich existiert die derzeit schnellste Implementierung des Cortex-A8 im F1-Core von Texas Instruments, der mit 550 MHz im OMAP430 läuft. Der 74K hingegen soll selbst unter den schlechtestmöglichen Bedingungen über 1 GHz erreichen, ohne vorverdrahtete Elemente in einem 65-nm-GP(General Purpose) CMOS-Prozess. Voll synthetisierbare Prozessorkerne vereinfachen zudem die Arbeit für Entwickler und sind einfacher portierbar. Leider liegen keine Veröffentlichungen bezüglich Benchmarks vom EEMBC (The Embedded Microprocessor Benchmark Consortium) vor, so dass an dieser Stelle keine endgültige Aussage getroffen werden kann, welcher Ansatz in der Praxis eine bessere Rechenleistung liefert. Die MIPS32 74Kc- und 74Kf-32-bit- Prozessor-Cores sind für Lizenzierungen verfügbar.

Weiterführende Links:

• 32-Bit-MCUs: Microchip bleibt MIPS treu
• MIPS Technologies: Schnellere Taktfrequenz oder mehr Parallelisierung?