RSS
Twitter
ARM Call for Papers
Die große Konferenz für ARM-Systementwicklung am 11. und 12. Juli 2012 in München bietet Entwicklern die Gelegenheit, sich detailliertes Wissen über die aktuellen Cortex-Architekturen anzueignen, die mittlerweile zum Industriestandard avanciert sind.
Ausführliche Informationen:
www.arm-entwicklerkonferenz.de
iPad 3 Teardown & Light+Building
Mit dem Lava Xolo X900 gibt es erstmals ein Smartphone, das auf einem Atom-Prozessor von Intel basiert. Kann das mit ARM mithalten? Wir haben das untersucht.
Mit dem Cortex-M0+ hat ARM im März den kleinsten 32-bit-Core der Welt vorgestellt. Wir haben ihn uns einmal genauer angeschaut.
Der Tegra-3 von Nvidia ist der erste Quad-Core-Prozessor für Smartphones und Handys - ganz aktuell im neuen Galaxy S3. Doch bringen vier Kerne im Smartphone überhaupt etwas?
Ein Blick in dass Innenleben des gemeinsam von Google und Samsung entwickelten Smartphones.
Zahlreiche Hersteller bieten im Netz Online-Tools, zeitlich begrenzte Testversionen oder ganze Programmme zum Download an. Wir haben eine kleine Auswahl davon zusammengestellt.
Produkte des Jahres 2012
Events
Marktübersichten Bauelemente
Wer bietet was?
Schnelle Information auf einen Klick!
Electronic WebLessons
Die Electronic WebLessons vermitteln multimedial aufbereitet Basiswissen zum Thema Elektronik. Hier können Sie ihr Praxiswissen auffrischen oder sich die Grundlagen der Elektronik neu aneignen.
Statt DRAM
Die Speicherarchitektur Z-RAM
DRAM-Speicher, der im Wesentlichen aus einem einzigen Transistor und einem immer komplexer werdenden Kondensator bestehen, ist mit jeder neuen Prozessgeneration schwieriger zu produzieren. Bei Floating-Body-Speichern entfällt der Kondensator komplett. Dadurch ist es möglich, die Strukturen bis in den Submikron-Bereich zu verkleinern.
Anzeige
Transistoren, die auf SOI-Substraten (Silicon on Insulator) gefertigt werden, zeigen einen so genannten »Floating Body Effect « (FBE). Durch die vollständige Isolation vom Substrat wirkt der Transistor selbst als Kondensator, da er freie Ladungsträger zwischenspeichern kann. Letztlich sammelt sich also Ladung im Body des Transistors an. In der Vergangenheit wurde der FBE als lästiger Parasitäreffekt betrachtet.
Seit Entdeckung dieses Effekts haben sowohl einzelne Wissenschaftler als auch große Firmen versucht, die Body-Ladung zu manipulieren und sie in der Weise zu beeinflussen, dass sie zur zuverlässigen Speicherung eines Logikzustands und somit als Speicherelement dienen kann. Das Ziel ist eine Speicherzelle, die ausschließlich aus einem einzelnen Transistor besteht – dem am besten verstandenen und am besten skalierbaren Halbleiterbauelement. Auch Innovative Silicon (Isi) hat anfänglich ähnliche Ansätze verfolgt. Es stellte sich jedoch bald heraus, dass keiner dieser Wege zu einem Speicherbaustein führen würde, der für Massenproduktion geeignet wäre und die Zuverlässigkeits-, Kosten- und Leistungsanforderungen der Industrie erfüllen würde. Daraufhin stellte das Unternehmen die Produktentwicklung ein und konzentrierte sich stattdessen auf die Erforschung einiger recht elementarer Aspekte von Floating-Body-Speichern, die zuvor entweder vernachlässigt oder übersehen worden waren. Das Ergebnis dieser Forschungsarbeiten ist eine neue Art Floating-Body-Speicher: Z-RAM. »Z-RAM« funktioniert zwar ähnlich wie andere Floating-Body-Speicher, unterscheidet sich aber dadurch, dass ein kleinerer Transistor wesentlich größere Ladung speichert. Die größere Ladung verlängert den Zeitraum, über den der Speicher seinen Zustand beibehalten kann, und vergrößert außerdem den Pegelabstand zwischen dem »1«- und dem »0«-Zustand. Darüber hinaus erlaubt diese Architektur, so sind ihre Entwickler überzeugt, höhere Schreib- und Lesegeschwindigkeiten und kommt beim Schreiben mit einer geringeren Leistung aus.
Funktionsprinzip
Bei früheren Floating-Body-Architekturen dient der MOS-Transistor dazu, Strom zu leiten und mittels Stoßionisation im Body eine Ladung aufzubauen. Hierbei lässt sich zwar ein Speichereffekt nachweisen, doch ist die gespeicherte Ladungsmenge zu gering, als dass man auf dieser Basis einen robusten und massenproduktionstauglichen Speicherbausteins bauen könnte.
Ein Z-RAM-Speicher nutzt zum Aufbauen der Ladung den inhärenten Bipolartransistor innerhalb der SOIMOS-Struktur (Bild 1). Über den Bipolartransistor lässt sich wegen der größeren Kapazität der Speicherzelle eine wesentlich größere Ladung aufbauen. Bei einem n-Kanal-MOS-Transistor bilden die N+-Source, der P-Type-Body bzw. der N+-Drain den Emitter, die Basis bzw. den Kollektor eines npn-Bipolartransistors. Der Body des MOS-Transistors bildet die Basis des Bipolartransistors und dient als Speicherknoten.
Um eine »1« in eine Z-RAM-Speicherzelle zu schreiben, wird der inhärente Bipolartransistor getriggert, sodass Strom durch den Korpus des Transistors fließt. Aufgrund der leichten Vorspannung des Gates sammelt sich die Ladung an der Schnittstelle. Das ist ein wesentlicher Unterschied zum Verhalten des MOS-Transistors, bei dem nur an der Schnittstelle ein Strom fließt.
Der zur Erzeugung eines Ladungsträgerüberschusses im Floating-Body genutzte Stoßionisationseffekt ist bei dieser bipolaren Bitzellen-Struktur effizienter; der Body wird schnell geladen, und die Schreibzeit ist sehr kurz (Bild 2). Das Auslesen eines Z-RAM-Speichers erfolgt über einen ähnlichen Mechanismus, der den Strom durch den Bipolartransistor misst (Bild 3).
Die Stärke des Z-RAM-Schreibstroms ist ganz ähnlich wie die des Lesestroms (Bild 4), und das Latch-up-Verhalten des inhärenten Bipolartransistors führt dazu, dass die Speicherzelle sich nahezu digital verhält. Wegen des großen Stroms, den der Bipolartransistor liefern kann, sind auch die Signalreserven der Z-RAM-Zelle deutlich größer als bei anderen Floating-Body-Speichern.
Bei einer Implementierung mit herkömmlichen Planartransistoren mildert die große Spannungsreserve des Z-RAM-Speichers die negativen Effekte von Prozessschwankungen ab, die mit schrumpfenden Prozessgeometrien umso signifikanter werden. Außerdem ist diese Speicherarchitektur mit nicht-planaren Bauteilen wie FinFET, Multi-Gate-FET oder Gate-allaround-FET kompatibel.
Bei einem FinFET- oder Tri-Gate-basierten ZRAM sammelt sich die Ladung unter dem Transistor-Gate, und der Strom fließt zur Mitte der Fin-Struktur. Diese speichert die Ladung, wodurch sich der Bipolarstrom sehr gut kontrollieren lässt. Es gilt also: Z-RAM-Floating-Body-Speicher skaliert mit der aktuellen Fertigungstechnologie, ganz gleich, ob auf Planar- oder 3D-Strukturen.
Weiterführende Links:
