RSS
Twitter
ARM Call for Papers
Die große Konferenz für ARM-Systementwicklung am 11. und 12. Juli 2012 in München bietet Entwicklern die Gelegenheit, sich detailliertes Wissen über die aktuellen Cortex-Architekturen anzueignen, die mittlerweile zum Industriestandard avanciert sind.
Ausführliche Informationen:
www.arm-entwicklerkonferenz.de
iPad 3 Teardown & Light+Building
Mit dem Lava Xolo X900 gibt es erstmals ein Smartphone, das auf einem Atom-Prozessor von Intel basiert. Kann das mit ARM mithalten? Wir haben das untersucht.
Mit dem Cortex-M0+ hat ARM im März den kleinsten 32-bit-Core der Welt vorgestellt. Wir haben ihn uns einmal genauer angeschaut.
Der Tegra-3 von Nvidia ist der erste Quad-Core-Prozessor für Smartphones und Handys - ganz aktuell im neuen Galaxy S3. Doch bringen vier Kerne im Smartphone überhaupt etwas?
Ein Blick in dass Innenleben des gemeinsam von Google und Samsung entwickelten Smartphones.
Zahlreiche Hersteller bieten im Netz Online-Tools, zeitlich begrenzte Testversionen oder ganze Programmme zum Download an. Wir haben eine kleine Auswahl davon zusammengestellt.
Produkte des Jahres 2012
Events
Marktübersichten Bauelemente
Wer bietet was?
Schnelle Information auf einen Klick!
Electronic WebLessons
Die Electronic WebLessons vermitteln multimedial aufbereitet Basiswissen zum Thema Elektronik. Hier können Sie ihr Praxiswissen auffrischen oder sich die Grundlagen der Elektronik neu aneignen.
Sparsame Systeme mit FPGAs entwerfen
Das Thema »Leistungsaufnahme« spielt bei der Entwicklung von Systemen mit FPGAs eine immer wichtigere Rolle. Führende FPGA-Hersteller bieten deshalb verstärkt auf einen niedrigen Energieverbrauch optimierte Architekturen an. Gleichzeitig kommen EDA-Tools auf den Markt, die dabei helfen, die Leistungsaufnahme in verschiedenen Stufen des Designzyklus’ abzuschätzen, und zugleich über energiebewusste Syntheseund Layout-Funktionen verfügen.
Anzeige
Das Thema »Leistungsaufnahme« spielt bei der Entwicklung von Systemen mit FPGAs eine immer wichtigere Rolle. Führende FPGA-Hersteller bieten deshalb verstärkt auf einen niedrigen Energieverbrauch optimierte Architekturen an. Gleichzeitig kommen EDA-Tools auf den Markt, die dabei helfen, die Leistungsaufnahme in verschiedenen Stufen des Designzyklus’ abzuschätzen, und zugleich über energiebewusste Syntheseund Layout-Funktionen verfügen.
Die Entwicklung von Geräten mit geringem Energiebedarf beginnt mit der Auswahl der richtigen FPGA-Architektur sowie geeigneter Bausteine. Entwurfspraktiken wie etwa die Steuerung von Taktnetzen mit Gated-Clocks, die Nutzung von Energiesparmodi und ein optimales Floorplanning bilden die Grundlage für energiebewusste Entwicklungen. Entwicklungstools unterstützen diese Methoden, indem sie das Layout optimieren und die Leistungsanalyse automatisieren. Auf diese Art werden Bereiche in einem Design erkannt, die besonders viel Energie verbrauchen. Entwickler können somit entsprechende Maßnahmen zur Optimierung des Energieverbrauchs ergreifen. Mit diesen Strategien, Techniken und Tools können FPGA-Entwickler den Energieverbrauch verringern und schließlich eine wichtige Rolle bei größeren Energieproblemen übernehmen – sei es die Verlängerung von Batterielaufzeiten oder die Unabhängigkeit vom Stromnetz.
Je nach gewählter Architektur kann sich die Stromaufnahme eines FPGAs aus mehreren Faktoren zusammensetzen. Dies sind zum Beispiel statische und dynamische Stromaufnahme, Einschaltstrom (Power-up- oder Inrush-Strom) sowie Stromverbrauch während der Konfiguration und in verschiedenen Low-Power-Betriebsarten.
Statische und dynamische Leistungsaufnahme sind Eigenschaften, die alle IC-Entwickler kennen. Die statische Leistungsaufnahme wird von verschiedenen Leckströmen dominiert: Sub-Threshold-Leckstrom, Sperrschicht-Leckstrom, Gate-induzierter Drain-Leckstrom und Gate-Leckstrom. Die dynamische Leistung ist die Leistung, die ein FPGA im aktiven Betrieb aufnimmt. Faktoren wie gerade benutzte Ressourcen (Logikblöcke, Taktbäume, Embedded RAM oder PLLs), angeschlossene Lasten und ohmsche Abschlüsse an I/Os, Taktfrequenzen, Datenmuster und ihre Dynamik, Signalaktivitäten oder Toggle-Frequenzen wirken sich auf die dynamische Leistungsaufnahme von FPGAs aus.
1. Teil: Sparsame Systeme mit FPGAs entwerfen
2. Teil: Sparsame Systeme mit FPGAs entwerfen
3. Teil: Sparsame Systeme mit FPGAs entwerfen
4. Teil: Sparsame Systeme mit FPGAs entwerfen
5. Teil: 5
