Marktübersicht

FPGA-Designsoftware: Von Web-based bis zum "Maßanzug"

Programmpakete, mit denen Applikationsingenieure FPGA- und CPLD-Designs entwerfen, gibt es in überschaubarem Umfang. Es fällt auf, dass diese Pakete sehr modular aufgebaut sind und damit auf die Bedürfnisse der Entwickler abgestimmt werden können: vom kostenfreien Einstiegswerkzeug bis hin zu komplexen Entwurfsumgebungen. mehr...

• EDA: Altium weitet Atmel-Unterstützung aus
• Synopsys: Neues Verification-IP bechleunigt das Design
• Produktivere FPGA-Programmierung: Xilinx setzt auf neue Entwicklungs-Suite

Produktivität der Verifikation so wichtig wie nie zuvor

SoC-Verifikation – der nächste Schritt im Bereich Verifikation

Es an der Zeit ist, den nächsten großen Sprung im Bereich der Verifikationstechnologie zu vollziehen, um damit die Produktivität um etwa eine Größenordnung zu steigern. Wie das gehen soll, erläutert Michael Sanie von Synopsys. mehr...

• Synopsys: Neues Verification-IP bechleunigt das Design

Design- und Verifikationswerkzeuge

Entwicklungstools zum Download

Zahlreiche Hersteller bieten im Netz Online-Tools, zeitlich begrenzte Testversionen oder ganze Programmme zum Download an. Wir haben eine kleine Auswahl davon zusammengestellt. mehr...

• Debugging: Slow-Run-Modus: Programm-Trace ohne Trace Port
• Kürzere Entwicklungszyklen wünscht sich jeder: Tools für Operationsverstärker

Der schwierige Weg zum fertigen Chip

Fallstricke bei der Auswahl einer FPGA-basierten Prototyping-Lösung vermeiden

Wer erinnert sich noch an tragbare CD-Player geschweige denn Kassettenrecorder? Sicherlich niemand unter 20 Jahren, da diese Geräte längst ersetzt wurden durch solche, die Audio und Video wiedergeben und Fotos aufnehmen können. Dies natürlich auch alles im selben mobilen Gerät, das auch zum Spielen benutzt werden kann. Während Produkte wie diese den Erlebniswert von Benutzern vergrößert haben, so sind dadurch massive Entwurfsprobleme entstanden, wie sie noch nie zuvor aufgetreten waren. mehr...

• Komplexe Chip-Designs erfordern umfassenderen Ansatz: End-to-End-Flows werden das IC-Design verändern
• Synopsys und Xilinx: Handbuch für das »Design-for-Prototyping« mittels FPGAs
• Schneller Transfer von der LTE-Simulation zum -Hardware-Test: Rohde & Schwarz und Synopsys kooperieren

Brüche im Umbruch

Entwurf von Signalverarbeitungssystemen

Diskontinuitäten im Designflow stellen ein zunehmendes Problem für die Entwicklung komplexer Signalverarbeitungs- und Kommunikationsverfahren dar, weil sie die Entwicklungskosten erhöhen. Durch immer kürzere Entwicklungszyklen verstärken sich die Folgen dieser Diskontinuitäten noch. Die geschickte Kombination vorhandener Entwurfsverfahren kann dabei helfen, HF- und Basisband-Systeme, aber auch vollwertige Mehrfrequenz-Architekturen »bruchlos« zu entwickeln. mehr...

EDA-Tools

Software-Entwicklung aus der Vogelperspektive

Wie kann eine modular aufgebaute Software-Applikation helfen, sich auf das Wesentliche zu konzentrieren; nämlich auf die eigentliche Applikation und nicht auf die mühselige, immer wiederkehrende Implementierung der Treiber und Dienste, um die Hardware ansprechen zu können. Dass der modulare Ansatz Sinn macht, beweist das im Folgenden beschriebene Beispiel, bei dem Daten über eine Tastatur mit PS/2-Schnittstelle eingelesen werden. mehr...

Komplexe Chip-Designs erfordern umfassenderen Ansatz

End-to-End-Flows werden das IC-Design verändern

Mit Point-Tools kommt man nicht mehr weiter beim IC-Design, ist man bei Cadence überzeugt. Jetzt ist es an der Zeit, einen umfassenderen Ansatz zu wählen. mehr...

• Cadence: Design-for-Manufacturing-Services für 40-nm-Prozess von TSMC
• Der schwierige Weg zum fertigen Chip: Fallstricke bei der Auswahl einer FPGA-basierten Prototyping-Lösung vermeiden
• Encounter RTL-to-GDSII Flow von Cadence beschleunigt High-Performance Giga-Scale 20nm Designs: Cadence verknüpft RTL-Synthese mit physikalischer Implementierung

Embedded Design

USB-Webcam-Überwachungssystem mit WLAN-Bildübertragung zeitsparend realisiert

Als Elektronikingenieur muss man ständig über den Tellerrand hinausblicken, und immer wieder wird die Zeit abseits von Arbeitsplatz und Projektstress dazu genutzt, mal „in Ruhe“ neue Dinge zu testen. In einem solchen Test soll eine Überwachungskamera mit WLAN Anschluss implementiert werden. Von Altium gibt es ein interessantes Entwicklungssystem namens NanoBoard 3000, das in Kombination mit der Designsoftware Altium Designer spannende Möglichkeiten dafür bietet. Dieses Lösungspaket will ein stolzer Vater für einen ersten Praxistest dazu einsetzen, seinen wenige Monate alten Stammhalter stets im Auge zu behalten. mehr...

Hardware-Debugging

Low-Power-Designs unter der Lupe

Die Zahl der Anwendungen, die auf niedrigen Stromverbrauch getrimmt werden müssen, um die geforderte lange Batterielaufzeit erreichen zu können, steigt rasend schnell an. Dieser Trend stellt die Verifikationsingenieure vor große Herausforderungen. Die höhere Leistungsdichte und die Tatsache, dass aktuelle SoCs oft aus mehreren Blöcken bestehen, auf denen verschiedene Applikationen mit unterschiedlichen Power-Anforderungen ausgeführt werden, erschweren die Verifikation der Power-Merkmale erheblich. mehr...

Kostenkontrolle beim Chipentwurf

Die neue Wirtschaftlichkeit der Verifikation

Ein intelligenterer Ansatz bei der Verifikation kann nach Aussage von Manoj Gandhi, Senior Vice President und Geschäftsführer der Verification-Group bei Synopsys, Entwicklerteams helfen, die steigenden Kosten des Chipentwurfs unter Kontrolle zu halten. mehr...

• Mazda setzt auf die Virtual-Prototyping-Lösung von Synopsys: Verifikation der ECUs