Demoboard für A/D-Wandler

Formel 1 der Datenwandlung

Viele Industriezweige haben in den zurückliegenden Jahren einen Riesenschritt nach vorn unternommen. Nachdem die digitale Elektronik immer schneller geworden ist, hat sich der Engpass verlagert: Jetzt sind die Designer der A/D-Wandler gefordert, Lösungen zu entwickeln, die mit der immer höheren Geschwindigkeit mithalten können.

Der Einsatz hochspezialisierter Bauelemente verlangt nach Kenntnissen über viele unterschiedliche Aspekte des Elektronikdesigns. Bevor ein Datenwandler Eingang in das Design eines Systems findet, müssen die Ingenieure deshalb nicht selten eine ganze Reihe gründlicher Tests durchführen, um seine Eignung beurteilen zu können. Die Fähigkeit, einen Datenwandler umfassend zu evaluieren, setzt die Datenerfassung mit voller Geschwindigkeit voraus. Bei den hier relevanten A/D-Wandlern mit Ausgangs-Datenraten über 1 Gbyte/s bedingt dies jedoch den Einsatz eines leistungsfähigen FPGA.

Die Implementierung des FPGA auf demselben Entwicklungs-Board wie der A/D-Wandler bringt allerdings eine Reihe von Restriktionen mit sich:

Die neueste Serie von Demo-Boards von e2v vermeidet diese Nachteile dank des VITA57-Standards, der einen Steckverbinder und die mechanische Anordnung für FPGA-Mezzanine-Cards definiert. Auf dem Demo-Board finden sich außerdem alle für ein eigenständiges System benötigten Peripherie-Bausteine (PLL, Spannungsregler, Verstärker), so dass es sich als Referenzdesign für das endgültige System eignet.

Der vorliegende Artikel geht auf das Design und die Leistung der Demo-Boards für die Quad-A/D-Wandler mit 8 bzw. 10 bit Auflösung und Abtastraten von 1,25 GS/s ein. Schließlich werden auch die Grundlagen des VITA57-Standards [1] skizziert.

e2v 

Vollbild

Bild 1. Blockschaltbild eines Quad-10-Bit-A/D-Wandlers.

Schliessen

e2v

Bild 1. Blockschaltbild eines Quad-10-Bit-A/D-Wandlers.

Die Datenwandler erreichen Bandbreiten bis über 5 GHz und weisen durch das minimale Pipelining eine Latenz von nicht mehr als 2 Taktzyklen auf. Die verwendete Folded-Interpolating-Architektur [2] hat den Vorteil, dass weniger Komparatoren benötigt werden als bei einem echten Flash-Wandler. Dies reduziert die Leistungsaufnahme, ohne dass es zu einer Beeinträchtigung der Genauigkeit und Geschwindigkeit kommt. Als weiterer wichtiger Pluspunkt kommt die Tatsache hinzu, dass nur ein einziger Core benutzt wird und deshalb keine fortlaufende Kalibrierung erforderlich ist. Bild 1 zeigt das Blockschaltbild eines Quad-Wandlers mit 10 bit Auflösung.

Zu den traditionellen Märkten für diese Bausteine gehört die Wehrtechnik. Die Zahl der Anwendungsgebiete, die nach diesem hohen Geschwindigkeits-Niveau verlangen, ist jedoch inzwischen gestiegen. Unter anderem sind es die Hersteller von Prüfinstrumenten (Oszilloskope, Spektrumanalysatoren usw.), kommerziellen Board-Produkten (PCI, Software-Defined-Radio-Lösungen, Radar, ECW) für militärische Anwendungen, automatischen Prüfsystemen (ATE) für die Halbleiterindustrie, von Prüf-Equipment für schnelle Harddisk-Laufwerke, von Barcode- und RFID-Scannern sowie von Laser-Entfernungsmessern, die 10- und 12-bit-A/D-Wandler einsetzen.

Voraussichtlich wird eine Reihe weiterer Märkte mit deutlich höheren Stückzahlen künftig ebenfalls diese Giga-Abtastraten benötigen, da sich der A/D-Wandler mehr und mehr zu einem Engpass für die neuen Breitbanddienste entwickelt. Anzuführen sind Test-Equipment für die Telekommunikation, Telekommunikations-Infrastrukturen (Basisstationen, Lichtwellenleitertechnik, 3G/4G, WiMAX und Gigabit-Ethernet auf Glasfaserbasis), medizinische Applikationen wie NMR (Nuclear Magnetic Resonance) und PET (Positronen-Emissions-Tomographie) sowie wissenschaftliche Instrumente für Hochenergie-Physik und Radioastronomie. Nachfolgend werden exemplarisch einige typische Anwendungen angesprochen - eine davon arbeitet im Zeitbereich, die anderen im Frequenzbereich.  

1. Teil: Formel 1 der Datenwandlung
2. Teil: Anwendungsgebiete
3. Teil: Demo-Kits