Neuer Core

MIPS-Prozessor für Altera-FPGAs

Wie von Altera im letzten Jahr angekündigt, ist jetzt ein MIPS-kompatibler CPU-Core verfügbar, der für die Synthese in FPGAs optimiert ist. Der MP32 genannte Core zielt auf das High-End Stratix-IV, das Mittelklasse Arria-II und das Low-End Cyclone-III.

Obwohl der MP32 größer, teurer, weniger konfigurierbar und nicht schneller als Alteras proprietärer Softcore NIOS II ist, hat er einen großen Vorteil: Er unterstützt die weitverbreitete MIPS32-Architektur und kann Wind Rivers Echtzeit-Betriebssystem VxWorks abarbeiten.

Die Firma System Level Solutions (SLS), ein Altera-Partner aus Gujarat in Indien, verkauft und unterstützt den MP32. Die Entwicklung des MP32 hat SLS zusammen mit Altera und MIPS durchgeführt. Zusätzlich zu Marketing und technischem Support bietet SLS auch Peripherie-IP, Design-Kits und Design-Services an. Die Lizenzierung von CPU-Cores ist übrigens nichts Ungewöhnliches. So verkauft Freescale etwa den ColdFire V1 über den Online-Shop von IPextreme und ARM verkauft die meisten Cortex-M1 über den Distributor Arrow.

Der MP32 ist dem MIPS32 4KEc ähnlich. Er hat eine 6-stufige Pipeline (eine mehr als der 4KEc), eine Speicherverwaltungseinheit (MMU) und einen konfigurierbaren L1-Cache (0-256 KByte). Wie beim 4KCe fehlt auch dem MP32 eine FPU. Was aber viel schlimmer ist, er kann keine 16-Bit-Befehle verarbeiten, was sich negativ auf die Codedichte auswirkt. Durch die MMU kann er aber komplexere Betriebssysteme als ein typisches RTOS ausführen, neben VxWorks auch diverse Linux-Versionen.

Die Zielanwendungen sind Kommunikations-Infrastruktur, Controller in Profi-Video-Equipment und Echtzeitsysteme in Medizin- und Industrie-Anwendungen. Ein nicht genannter Entwicklungspartner designt zum Beispiel einen Controller für ein Röntgengerät.

In einem Stratix-IV beträgt die maximale Taktfrequenz des MP32 300 MHz. Er belegt rund 5.500 Logikelemente plus zwei bis fünf M9K-Spicherblöcke für den L1-Cache und den Debugger-Speicher. Der größte Stratix-IV-Chip hat mehr als 800.000 Logik-Elemente und 1.200 M9K-Blöcke, so dass es genug Platz für viele MP32-Cores und Peripherie gibt. Das kleinste brauchbare FPGA dürfte das Cylone-III 3C16 sein, dass 15.400 Logik-Elemente und 56 Speicherblöcke aufweist. In diesem FPGA kann der MP32 mit 115 MHz getaktet werden. Die meisten Entwickler werden vermutlich ein FPGA irgendwo zwischen diesen Extremen verwenden.

Anders als der NIOS II, der nur 495 Dollar kostet, ist die Lizenzgebühr des MP32 nicht veröffentlicht und muss verhandelt werden. Wenn der Core einmal lizenziert ist, fallen allerdings keine weiteren Gebühren an, d.h. Kunden können beliebig viele Cores pro Design einsetzen und sie in weiteren Designs wiederverwenden. Es gibt auch die Möglichkeit einer Teststellung vor dem Kauf.

Der MP32 komplettiert einen weiteren Baustein der "Embedded Initiative", die den Kunden jetzt vier CPU-Architekturen anbietet: NIOS II, ARM, MIPS und x86 (im Intel SiP Stellaris) Was allerdings noch fehlt, ist ein Altera FPGA mit Embedded Cortex-A9-Hard-Cores, wie man sie im Zynq-Prozessor von Xilinx findet.

Die Wettbewerber des MP32 sind ARMs Cortex-M1, Xilinx’ MicroBlaze V8 und Alteras NIOS II. Er ist allerdings der einzige für FPGAs optimierte MIPS-kompatible Core und einer der wenigen, auf dem VxWorks läuft.

Weiterführende Links:

• Altera: FPGA-basierte Lösung für Serial RapidIO Gen2
• Embedded-Design: FPGA-Designs in Embedded-Lösungen integrieren