RSS
Twitter
ARM Call for Papers
Die große Konferenz für ARM-Systementwicklung am 11. und 12. Juli 2012 in München bietet Entwicklern die Gelegenheit, sich detailliertes Wissen über die aktuellen Cortex-Architekturen anzueignen, die mittlerweile zum Industriestandard avanciert sind.
Ausführliche Informationen:
www.arm-entwicklerkonferenz.de
iPad 3 Teardown & Light+Building
Mit dem Lava Xolo X900 gibt es erstmals ein Smartphone, das auf einem Atom-Prozessor von Intel basiert. Kann das mit ARM mithalten? Wir haben das untersucht.
Mit dem Cortex-M0+ hat ARM im März den kleinsten 32-bit-Core der Welt vorgestellt. Wir haben ihn uns einmal genauer angeschaut.
Der Tegra-3 von Nvidia ist der erste Quad-Core-Prozessor für Smartphones und Handys - ganz aktuell im neuen Galaxy S3. Doch bringen vier Kerne im Smartphone überhaupt etwas?
Ein Blick in dass Innenleben des gemeinsam von Google und Samsung entwickelten Smartphones.
Zahlreiche Hersteller bieten im Netz Online-Tools, zeitlich begrenzte Testversionen oder ganze Programmme zum Download an. Wir haben eine kleine Auswahl davon zusammengestellt.
Produkte des Jahres 2012
Events
Marktübersichten Bauelemente
Wer bietet was?
Schnelle Information auf einen Klick!
Electronic WebLessons
Die Electronic WebLessons vermitteln multimedial aufbereitet Basiswissen zum Thema Elektronik. Hier können Sie ihr Praxiswissen auffrischen oder sich die Grundlagen der Elektronik neu aneignen.
Cadence
Design-for-Manufacturing-Services für 40-nm-Prozess von TSMC
Mit den DFM Services von Cadence Design Systems will das Unternehmen die Risiken bei der Nutzung modernster Prozesse (40 nm und kleiner) reduzieren und den Entwicklern einen schnellen Pfad zur Silicon-Realisierung ermöglichen.
Anzeige
Dazu beinhalten die Cadence DFM Services erstens eine Modell-basierte Simulation der Überprüfungen des Lithoprozesses und zweitens ein virtuelles chemisch-mechanisches Polieren (CMP) für TSMC Technologien mit 40-nm-Strukturen und kleineren Geometrien. Dadurch sollen Entwicklungsteams effiziente Hilfe bei der Identifizierung von Litho- oder CMP-Hotspots bekommen, um diese vor der Fertigung zu beheben.
»Bei 40 Nanometern ist es erforderlich, dass Design-Teams DFM-Probleme während des gesamten Entwurfsprozesses berücksichtigen«, sagt Suk Lee, Direktor, Design Infrastructure Marketing bei TSMC. »Cadence DFM-Services sind das Ergebnis einer langen Zusammenarbeit und zielen darauf, unsere gemeinsamen Kunden dabei zu unterstützen, die hohen Anforderungen, die bei der Fertigung von Wafern kleinster Prozessgeometrien auftreten, zu meistern.«
Weiterführende Links:
