TSMC: 65-nm-Prozess mit DFM-Design-Ecosystem

»Der Umstieg auf unsere 65-nm-Low-Power-Technologie ist für unsere Kunden einfach und risikolos«, erklärt Gareth Jones, Director Business Operations von TSMC Europe.

Gareth Jones sieht kein Risiko, weil die 65-nm-Nexsys-Technologie in der Low-Power-Version bereits die dritte Technologiegeneration ist, in der TSMC Kupfer und ein Low-K-Dielektrikum nutzt. TSMC hat im Vergleich zur 90-nm-Technologie nur in einem Punkt Materialänderungen (lediglich CoSi wurde durch NiSi ersetzt) vorgenommen, um den Widerstand der Transistoren zu verbessern.

Außerdem liefert das Unternehmen bereits seit Dezember 2005 erste Prototypen in der neuen Prozesstechnologie an fünf Kunden, jetzt ist der Low-Power-Prozess vollständig qualifiziert und die Serienproduktion kann anlaufen.