Sie sind hier: HomeRubrikenAutomationBildverarbeitung

Datenrate vervierfacht: 3D-Prozessor/Speicher für Ultra-HD-Kameras

Im Projekt »Memory³« hat das Fraunhofer IIS/EAS die Breite der Leitungen zwischen Prozessor und Speicher so stark reduziert, dass sich die Leistungsfähigkeit des Systems vervierfacht hat. Gedacht ist die neue 3D-Integrationstechnik zunächst vor allem für die Elektronik von Ultra-HD-Kameras.

»Memory³«-Chipaufbau im Vergleich Bildquelle: © Fraunhofer IIS

»Memory³«-Chipaufbau im Vergleich

Kleiner ist besser - bei ICs ist dies der Regelfall. Mittlerweile stoßen jedoch klassische Aufbauten mit standardisierten Bauteilgrößen an ihre Grenzen. Soll gleichzeitig ihre Leistungsfähigkeit steigen, können sie kaum noch kleiner werden. »Ein augenfälliges Beispiel ist die Elektronik von Ultra-HD-Kameras, die viermal mehr Bildpunkte aufnehmen als Kameras mit Full-HD-Auflösung«, sagt Andy Heinig, Gruppenleiter Systemintegration beim Institutsteil Entwurfsautomatisierung EAS des Fraunhofer-Instituts für Integrierte Schaltungen IIS [1]. »Um die dabei erfassten Datenmengen energiesparend und auf kleinem Raum zu verarbeiten, muss die Anordnung von Prozessor und Wide-I/O-Speicher auf der Leiterplatte neu und dreidimensional gedacht werden.«

Genau diese Idee hat das Team um Andy Heinig umgesetzt. Für das Projekt »Memory³« haben die Forscher einen Chipaufbau entwickelt, der den Hochleistungs-Anforderungen von Ultra-HD-Kameras gerecht wird. »Unser 3D-integrierter Aufbau führt zu kürzeren Leitungen zwischen den Komponenten«, erläutert Heinig. »Deshalb werden Bild- und Toninformationen deutlich schneller übertragen.« So sei eine Datenrate von 400 GBit/s möglich, was dem Vierfachen des bislang Möglichen entspreche.

Der »Clou« des neuen Bausteins ist eine Verringerung der Leitungsbreite: Prozessor und Speicher sind im selben Gehäuse angeordnet. Dazwischen arbeitet eine dünne Trägerschicht (Interposer) als Datenleitung. Durch diese feine Leitungsstruktur können Prozessor und Speicher so dicht »zusammenwachsen«, dass der Datenaustausch sich deutlich beschleunigt und der Energieverbrauch sinkt. »Lag der Abstand zwischen den Chips ursprünglich im Millimeterbereich, arbeiten wir nun deutlich unter einem Millimeter«, betont Heinig.

Rund eineinhalb Jahre haben die Experten des Fraunhofer IIS für die theoretische Entwicklung und den Bau eines Prototyps benötigt. Der Entwicklungspartner Dream Chip Technologies hatte das Team vor allem in puncto Applikationen unterstützt. Ende Februar wird das Projekt »Memory³« nun abgeschlossen. »Wir gehen allerdings davon aus, dass wir mit dieser Entwicklung das Ende der Fahnenstange längst noch nicht erreicht haben«, sagt Heinig. Weitere, deutliche Leistungssprünge um den Faktor Vier oder höher seien in den kommenden Jahren durchaus möglich.

Entwickelt ist der aktuelle Aufbau des 3D-Mikrochips vor allem in Hinblick auf Ultra-HD-Kameras. Er lässt sich aber künftig auch in anderen Bereichen wie etwa in Grafikkarten oder Vermittlungsknoten von Glasfasernetzen einsetzen.

Das Projekt »Memory³« wurde vom Bundesministerium für Wirtschaft und Energie im Rahmen des Zentralen Innovationsprogramms Mittelstand (ZIM) unterstützt.