ABB Automation Products: Machinery Drive

Mit dem Machinery Drive ACSM1 von ABB Automation Products lassen sich Synchron- und Asynchronmotoren mit und ohne Rückführung regeln.

Auf dem Erfolg der kostengünstigen Cyclone-FPGAs und des Nios-Softcore-Prozessors aufbauend, kommt nun bei beiden die zweite Generation auf den Markt. Cyclone-II-Bausteine erreichen höhere Gatterkomplexitäten und bieten neue Hardware-Funktionen, bei gleichzeitig 30 % niedrigeren Kosten. Der Embedded-Softcore-Prozessor Nios II ist nun leistungsfähiger und benötigt weniger Logik-Elemente als die erste Nios-Generation. Welche Vorteile eine Kombination aus Cyclone II und Nios II in einer Applikation bietet, lesen Sie in diesem Artikel.

Er ist mit Nennleistungen von 0,75 bis 45 kW erhältlich. Geeignet ist er beispielsweise für relativ kleine Anlagen zur Verarbeitung von Gummi und Kunststoff, für die Papierindustrie sowie für kleinere Kräne und Förderanlagen. Der Machinery Drive verfügt über eine direkte Drehmomentregelung (Direct Torque Control), die mit verschiedenen Gebersystemen ausgestattete Asynchron-, Synchron-, Asynchronservo- und Torque-Motoren exakt regelt. Zudem bietet er eine zentrale Lageregelung über den Motion Controller oder eine dezentrale Lageregelung.

Halle 4, Stand 420, ###www.abb.com###

Designer stehen heute vor der schwierigen Aufgabe, Produkte entwickeln zu müssen, die bezüglich ihrer Leistungsfähigkeit und Funktion an der Spitze stehen, doch gleichzeitig werden die Budgets und die Marktfenster immer kleiner. In der Vergangenheit wurde diese Anforderung bei modernsten Großserien-Produkten am kostengünstigsten mit einem ASIC oder einem entsprechenden applikationsspezifischen Standardprodukt (ASSP) erfüllt. Während ASICs traditionell die höchste Leistung zu den geringsten Kosten boten, wurde dieser Vorteil durch die fehlende Design-Flexibilität, die lange Markteinführungszeit und das relativ hohe Entwicklungsrisiko immer mehr geschmälert. ASSPs bringen im Gegensatz dazu weniger Nachteile bezüglich der Markteinführungszeit und des Entwicklungsrisikos, ihnen fehlt jedoch immer noch die Design-Flexibilität, für die die programmierbare Logik bekannt ist.

Marktgängige ASSPs und Standard-Mikrocontroller können ein zusätzliches Problem mit sich bringen: die Abkündigung. Viele der in Hardware eingebetteten Prozessoren werden nach einiger Zeit nicht mehr gefertigt. Das Ergebnis ist, dass Hersteller, die nicht mehr verfügbare Prozessoren verwenden, dazu gezwungen sind, kosten- und zeitintensive Re-Designs durchzuführen und ihre Software-Applikationen neu zu schreiben. Ein solches Re-Design kann sogar den vollständigen Wechsel der Befehlssatz-Architektur – von einer Prozessorfamilie auf die nächste – bedeuten. Mit Softcore-Prozessoren wie dem neuen Nios-II-Prozessor lässt sich dieses Problem umgehen, da sie auf künftige FPGA-Familien portierbar sind. Dies stellt sicher, dass der Software-Code des Anwenders über viele Hardware-Generationen kompatibel bleibt.

Cyclone II und Nios II

Die erste Generation der Cyclone-„Low-Cost“-FPGAs war bereits eine kostengünstige Alternative zu ASICs und ASSPs geringer Logikdichte, mit Vorteilen bezüglich Flexibilität und verkürzter Markteinführungszeit. Kombiniert mit der ersten Generation des Softcore-Prozessors Nios, konnte man mit den Cyclone-Bausteinen eine kosteneffektive System-on-a-programmable-Chip-Lösung (SOPC) realisieren. Die Kombination aus Cyclone-II-FPGAs (Bild 1) und Nios-II-Prozessor (Bild 2) hebt diese Lösung nun auf eine neue Ebene. Entwickler können die Vorteile der Flexibilität, kurzen Markteinführungszeiten und geringen Kosten der programmierbaren Logik nun in noch mehr Applikationen nutzen, die bislang eine Domäne der ASICs und ASSPs waren. Ein Design mit der Kombination aus Nios II und Cyclone II kann z.B. ein komplettes Embedded-Prozessorsystem mit einer Leistung von mehr als 100 DMIPS (Dhrystone MIPS) für Logik-Kosten von nur 0,35 Dollar implementieren.

Die Nios-II-Familie besteht aus drei 32-bit-Soft-CPU-Cores (Tabelle): einen für maximale Rechenleistung (bis zu 220 DMIPS in Stratix II), einen optimiert für Logik-Effizienz (500 bis 800 Logikelemente) und einen für eine ausgewogene Kombination aus beiden Kriterien. Alle drei Cores arbeiten mit 32 bit breiten Datenpfaden und sind Code-kompatibel – damit haben Entwickler die Möglichkeit, die CPU-Konfiguration zu wechseln ohne Einschränkungen bei den bereits getätigten Software-Investitionen. Auf dem Erfolg der Vorgänger-Generation aufbauend, bietet Nios II eine signifikante Steigerung der Rechenleistung bei weniger Logik-Ressourcen. Im Gegensatz zu Standard-CPUs und anderen FPGA-Lösungen lässt sich der Befehlssatz des Nios II mit bis zu 256 anwenderspezifischen Befehlen erweitern. Mit selbstdefinierten, mächtigeren Befehlen können insbesondere zeitkritische Aufgaben gelöst werden. Der Nios-II-Prozessor wird darüber hinaus von mehr als 60 Peripheriefunktionen unterstützt – mit vielfältigen Kombinationsmöglichkeiten. Zu den Funktionsblöcken gehören u.a. Ethernet-, USB- und Speicher-Controller. Der SOPC-Builder als Bestandteil der Design-Software Quartus-II von Altera unterstützt alle 60 Peripheriefunktionen. Mit einem Wizard-basierten Tool lassen sich auch eigene kundenspezifische Logikfunktionen einfach integrieren.